📚 码器技术资料

📦 资源总数：39761

💻 源代码：75849

🔌 电路图：1

码器作为数字电路设计中的关键组件，广泛应用于数据通信、信号处理及自动化控制等领域。掌握码器原理与应用，对于提升电子系统性能至关重要。本页面汇集了39761个精选资源，涵盖二进制编码器、优先编码器等多种类型，无论您是初学者还是资深工程师，都能在这里找到适合的学习资料和技术文档，助力您的项目开发与技术成长。立即访问，开启高效学习之旅！

🔥 码器热门资料

查看全部39761个资源 »

采用FPGA模拟高动态GPS信号源中的C／A码产生器

本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行...

📅 2013-08-31 👤 pwcsoft

FPGA GPS 模拟动态

一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法

摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C／A码产生嚣的方法，详细分析了设计原理并给出了相应的仿真结果．这种设计方法已在我们研制的GPS，GLONASS兼容机中得到实际应用。...

📅 2013-09-01 👤 wangdean1101

CPLD GPS 数字

基于FPGA的RS码译码器的设计

介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性...

📅 2013-10-17 👤 cc1915

FPGA RS码译码器

LTE标准下Turbo码编译码器的集成设计

针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经...

📅 2013-10-28 👤 d815185728

Turbo LTE 标准编译码器