用一片CPLD实现数字锁相环,用VHDL或V语言.rar
用一片CPLD实现数字锁相环,用VHDL或V语言...
相序测技术资料
📦 资源总数：6051
📄 技术文档：1
💻 源代码：12982
🔌 电路图：1
🔥 相序测热门资料
查看全部6051个资源 »50V50A移相全桥ZVSDCDC变换器的设计.rar
随着通讯技术和电力系统的发展，对通讯用电源和电力操作电源的性能、重量、体积、效率和可靠性都提出了更高的要求。而应用于中大功率场合的全桥变换器与软开关的结合解决了这一问题。因此，对其进行研究设计具有十分重要的意义。 首先，论文阐述PWM DC/DC变换器的软开关技术，且根据移相控制PWM全桥变换器的主...
基于CAN总线的嵌入式测控系统的研究.rar
本文在分析了嵌入式技术及控制系统的发展概况后，首先对现场总线，主要是CAN总线的技术特点进行了全面的介绍，并重点对CAN总线网络中数据传输的实时性问题及改善的方案进行了分析和研究。之后利用嵌入式技术实现了基于CAN总线的网络测控系统。该系统的主控节点，即ARM平台采用32位的嵌入式处理器AR2M和嵌...
数字逻辑电路的ASIC设计.pdf.rar
书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书 作者:（日）小林芳直 著，蒋民 译，赵宝瑛 校 出版社：科学出版社 原价：30.00 出版日期：2004-9-1 ISBN：9787030133960 字数：348000 页数：293 印次： ...
基于FPGA的ADC并行测试方法研究.rar
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA...
📄 相序测技术文档
查看更多 »💻 相序测源代码
查看更多 »📂 相序测资料分类