相噪技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
基于实际项目验证的相位噪声到时间抖动转换方法，精准解析采样时钟对ADC性能的影响。工程师必备的信号完整性分析工具包，涵盖关键计算公式与工程实践指导。
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元...
利用锁相环(PLL)和YTO相结合,设计出一种频率合成器。实现了3～7 GHz的频率覆盖和低于0.2 Hz的频率分辨率。全频段相噪均在-108 dBc/Hz@10 kHz以下,具有较高的实用价值。
MATLAB环境下对于含平稳噪声的带噪语音利用谱相减算法进行处理，原始语音请命名为“origin.wmv"，处理后的语音为”enhanced.wmv"。rar内含有我自己做好的语音处理结果，可以用你自己的待处理语音替换它们，请放在同一目录下...
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的...
详细分析了移相全桥电路初次级噪声源和噪声传播路径的特点。针对初级共模噪声的特点, 分析了为改善初级共模噪音而提供的旁路回路和良好屏蔽措施等的有效性; 研究了变压器次级绕组对屏蔽层形成不对称分布电容的原因及其对次级噪声的影响。从高频变压器结构...