相亲数技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
FPGA实现全数字锁相环,利用硬件描述评议verilog HDL,顶层文件DPLL.V
用FPGA实现数字锁相环,开发环境为ISE
matlab相关随机过程函数,产生随机数等等
MSTAR03的数码相框的代码,可做读卡器,支持CARD,USB,个性化的界面哦,已经量产的
C写的矩阵相乘函数,可以试着在DSP中使用,使用环境CCS
两个无符号数的相除,数据的范围是0~65535,溢出提示出错
16位高速数字相关器,简单易学,十分适合初学者使用
数字水印的相关知识,比较详细,初学者可以看。
加载登录表单中...
加载注册表单中...
加载表单中...