虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

电阻器自发热影响

  • FPGA自动布局布线算法

    微电子技术的发展,特别是可编程逻辑器件的产生加速了电子设计技术的发展,现代电子设计技术的核心日趋转向基于计算机的电子设计自动化技术,即EDA技术。EDA技术采用的自顶向下设计流程代替了原有的自下而上设计流程,缩短了集成电路的开发周期,节省了开发费用,促进了集成电路的发展。布局布线是计算机设计自动化的一个重要环节,也是计算机辅助设计的一个重要课题,其性能的好坏直接影响到电子设计自动化技术的可靠性。 本文首先介绍了布局布线前的背景知识,然后对学术上成熟的VPR布局布线工具所采用的算法进行了阐述,分别介绍用于布局的模拟退火算法和布线的A*迭代式迷宫搜索算法,最后重点研究了自动布线算法,并作出了以下改进;根据FPGA布线算法的需要对双向启发式搜索算法进行了相应的理论分析及改进;基于VPR实现了网线递增排序方法,并与网线递减排序进行了比较;在原有的时序驱动布线启发式函数中引入了面积约束条件以节约FPGA布线的面积。 通过对测试数据的分析比较,发现:引入双向启发式搜索算法能大大增加布线拆线的速度;递增有序比递减有序布线减少了运行时间;时序驱动布线算法中引入面积约束后,大大减少了布线面积。

    标签: FPGA 自动布局 布线算法

    上传时间: 2013-07-17

    上传用户:yxgi5

  • 高速FPGA在激光回波检测中的应用

    激光测距是激光技术在军事上最早和最成熟的应用,自1961.年美国休斯飞机公司研制成功世界上第一台激光测距机之后,激光测距技术发展迅速。如今,它已经被广泛运用于军用领域和民用领域。为了进一步提高我国激光测距水平,研制更高性能激光测距机依然是我国国防科技研究中的重要课题之一。其中,测距精度是激光测距机的一个重要参数。而激光测距机能否准确的检测激光回波信号将直接影响测距精度。 脉冲激光测距系统主要包括激光发射子系统、激光回波探测子系统、回波检测与主控子系统、终端显示子系统等组成。其中设计高精度激光回波检测与主控子系统是实现高精度激光测距的核心问题。传统激光回波检测与主控子系统通常采用分立元件和小规模集成电路设计,电路复杂且精度较低。随着数字电路设计技术的发展,已出现大规模可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)。采用FPGA代替传统的分立元件和小规模集成电路来设计激光回波检测与主控子系统,不仅提高了回波检测精度,同时简化了整个测距系统的设计。 本文研究了将激光回波信号直接送入FPGA进行检测的方案。同时,采用这种方案设计了一种激光回波检测系统,并把它成功运用在一引信项目中。这种方案电路设计简单,易于实现。在实际应用中,由于激光回波探测子系统只是完成由光信号到电信号的转换及简单放大,理论分析和试验结果均表明,采用该方案进行回波检测的精度较低,这种回波检测方法也只能应用在测距精度要求低的项目中。 为了满足另一高精度测距项目的需要,在FPGA直接进行激光回波检测方案的基础上,设计了一种高精度激光回波检测系统。文中介绍了其实现原理,理论上分析了该系统所能达到的回波检测精度及整机测距系统的测距精度。与第一种方案相比,该方案引入了超高速数据采集电路。由于采样速率高达lGsps,该方案实现的难点在于如何保证数据采集电路的稳定工作。文中从总体方案的设计,到器件的选型,硬件电路板的实现等方面做了详细的阐述,最终完成了系统硬件电路设计。接着介绍了系统程序设计。后面给出了试验测试结果,该系统工作稳定,性能良好。系统设计中引入的超高速数据采集电路有着广泛的应用,为其他相关设计提供了参考。最后,对全文做了工作总结,并给出了接下来的后续工作与展望。 本文在高速FPGA对激光回波信号检测方向取得了一定的成果,为进一步研究提供了参考价值。

    标签: FPGA 激光 回波 中的应用

    上传时间: 2013-06-13

    上传用户:cy1109

  • 基于XC2S300E芯片的高级加密标准算法的FPGA设计

    加密算法一直在信息安全领域起着无可替代的作用,它直接影响着国家的未来和发展.随着密码分析水平、芯片处理能力和计算技术的不断进步,原有的数据加密标准(DES)算法及其变形的安全强度已经难以适应新的安全需要,其实现速度、代码大小和跨平台性均难以继续满足新的应用需求.在未来的20年内,高级加密标准(AES)将替代DES成为新的数据加密标准.高级加密标准算法是采用对称密钥密码实现的分组密码,支持128比特分组长度及128比特、192比特与256比特可变密钥长度.无论在反馈模式还是在非反馈模式中使用AES算法,其软件和硬件对计算环境的适应性强,性能稳定,密钥建立时间优良,密钥灵活性强.存储需求量低,即使在空间有限的环境使用也具备良好的性能.在分析高级加密标准算法原理的基础上,描述了圈变换及密钥扩展的详细编制原理,用硬件描述语言(VHDL)描述了该算法的整体结构和算法流程.详细论述了分组密码的两种运算模式(反馈模式和非反馈模式)下算法多种体系结构的实现原理,重点论述了基本体系结构、循环展开结构、内部流水线结构、外部流水线结构、混合流水线结构及资源共享结构等.最后在XILINX公司XC2S300E芯片的基础上,采用自顶向下设计思想,论述了高级加密标准算法的FPGA设计方法,提出了具体模块划分方法并对各个模块的实现进行了详细论述.圈变换采用内部流水线结构,多个圈变换采用资源共享结构,密钥调度与加密运算并行执行.占用芯片面积及引脚资源较少,在芯片选型方面具有很好的适应性.

    标签: S300 300E FPGA 300

    上传时间: 2013-06-20

    上传用户:fairy0212

  • GPS接收机天线阵列抗干扰算法研究及其FPGA实现

    GPS技术在导航、定位及精确打击等方面产生了重要影响,已经广泛地应用在各种武器平台上。但是,在干扰环境下也显现出许多问题。由于其到达地球表面的信号极其微弱(-160dBW),在现在复杂的电磁环境中容易受到干扰,尤其是C/A码信号更易受到干扰,并且随着导航战的发展对GPS的抗干扰已成为争取导航资源的有效措施。因此,研究干扰环境下的GPS接收机设计具有重要意义。 本文首先简要介绍了GPS信号的结构及构成,通过对GPS信号特征以及接收机抗干扰能力的分析,结合干扰对接收机的作用方式及效果,确定GPS最易受的干扰类型为阻塞式干扰,然后针对这种干扰类型提出了一种有效的抗干扰技术-----自适应调零天线技术。接下来,着重研究了GPS接收机在此抗干扰技术前提下的若干抗干扰方法,并对其进行了详细的分析和讨论。 研究过程中,通过对最佳化准则和空域自适应滤波的理解,首先对不同天线阵列结构进行了性能仿真和比较分析,然后在对称圆形天线阵列的基础上对空域自适应算法进行了仿真分析,针对其自由度有限的问题接着对空时滤波方法做了详细讨论,在7元对称圆形阵列的基础上仿真说明了二者各自的优缺点。考虑到实际的干扰环境和本课题研究的初期阶段,因此选用了适合本课题干扰环境的空域滤波方法,并对其自适应算法进行了适当的改进,使得其抗干扰性能获得了一定程度的改善。 最后,详细说明了该接收机抗干扰模块的FPGA实现原理。详细给出了顶层及各子模块的设计流程与RTL视图,实验结果验证了该算法的有效性。

    标签: FPGA GPS 接收机 天线阵列

    上传时间: 2013-06-03

    上传用户:xfbs821

  • H264AVC的CAVLC编码算法研究及FPGA实现

    H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准,简称H.264。作为最新的国际视频编码标准,H.264/AVC与MPEG-4、H.263等视频编码标准相比,性能有了很大的提高,并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码,H.264/AVC支持两种编码模式:基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,尽管CAVLC算法也是采用了VLC编码,但是同以往标准不同,它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率,但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上,确定了并行编码的CAVLC编码器结构框图,并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈,对CAVLC编码器中的各个功能模块进行了优化设计,这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后,用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述,用EDA软件对其主要功能模块进行了仿真,并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明,该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求,为整个CAVLC编码器的实时通信提供了良好的基础。

    标签: CAVLC H264 FPGA 264

    上传时间: 2013-06-04

    上传用户:libenshu01

  • JTAG边界扫描在FPGA中的应用及电路设计

    边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。本文基于IEEE 1149.1标准剖析了JTAG边界扫描测试的精髓,分析了其组成,功能与时序控制等关键技术。 应用在FPGA芯片中的边界扫描电路侧重于电路板级测试,兼顾芯片功能测试,同时提供JTAG下载方式。针对在FPGA芯片中的应用特点,设计了一种边界扫描电路,应用于自行设计的FPGA结构之中。除了基本的测试功能外,加入了对FPGA芯片进行配置、回读以及用户自定义测试等功能。 通过仿真验证,所设计的边界扫描电路可实现FPGA芯片的测试、配置和回读等功能,并符合IEEE 11491.1边界扫描标准的规定,达到设计要求。

    标签: JTAG FPGA 边界扫描 中的应用

    上传时间: 2013-04-24

    上传用户:372825274

  • 高效的CABAC解码器设计及FPGA实现

    H.264/AVC是ITU与ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission国际标准化组织/国际电工委员会)联合推出的活动图像编码标准。作为最新的国际视频编码标准,H.264/AVC与MPEG-4、H.263等视频编码标准相比,性能有了很大提高,并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。基于上下文的自适应二进制算术编码(Conrext-based Adaptive Binary Arithmetic Coding,CABAC)是H.264/AVC的两个熵编码方案之一,相对于另一熵编码方案-CAVLC(基于上下文的自适应可变长编码),CABAC具有更高的数据压缩率:在同等编码质量下要比CAVLC提高10%~15%的压缩率。CABAC能实现很高的数据压缩率,但这是以增加实现的复杂性为代价的。在已有的硬件实现方法上,CABAC的解码效率并不高。 论文在深入研究CABAC解码算法及其实现流程,并在仔细分析了H.264/AVC码流结构的基础上,总结出了影响CABAC解码效率的各个环节,并以此为出发点,对CABAC解码所需中的各个功能模块进行了优化设计,设计出一种新的CABAC解码器结构,相对于一般的CABAC解码器,它的解码效率得到了显著提高。论文针对影响CABAC解码过程的"瓶颈"问题一多次访问存储部件影响解码速率,提出了新的存储组织方式,并根据CABAC的码流结构特性,采用4个子解码器级联的方式来进一步提高解码速率。 最后,用Verilog语言对所设计的CABAC解码器进行了描述,用EDA软件对其进行了仿真,并在FPGA上验证了其功能,结果显示,该CABAC解码器结构显著提高了解码效率,能够满足高档次实时通讯的要求。

    标签: CABAC FPGA 解码器

    上传时间: 2013-07-03

    上传用户:huazi

  • 自适应滤波器算法设计及其FPGA实现

    自适应滤波器是智能天线技术中核心部分-自适应波束成形器的关键技术,算法的高效稳定性及硬件时钟速率的快慢是判断波束成形器性能优劣的主要标准。 首先选取工程领域最常用的自适应横向LMS滤波算法作为研究对象,提出了利用最小均方误差意义下自适应滤波器的输出信号与主通道噪声信号的等效关系,得到滤波器最佳自适应参数的方法。并分析了在平稳和非平稳环境噪声下,滤波器的收敛速度、权系数稳定性、跟踪输入信号的能力和信噪比的改善等特性。 在分析梯度自适应格型算法的基础上,提出利用最佳反射系数的收敛性和稳定性,得到了梯度自适应格型滤波器的定步长改进方法;并以改进的梯度自适应格型和线性组合器组成梯度自适应格型联合处理算法,在同样环境噪声下,相比自适应横向LMS算法,其各项性能指标都得到了极大地改善,而且有利于节省硬件资源。 设计了自适应横向LMS滤波器和梯度自适应格型联合处理滤波器的电路模型,并用驰豫超前技术对两类滤波器进行了流水线优化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多种EDA工具,完成了滤波器的FPGA硬件设计与仿真实现。并以FPGA实现的3节梯度自适应格型联合处理器为核心,设计了一种TD-SCDMA系统的自适应波束成形器,分析表明可以很好地利用系统提供的参考信号对下行波束进行自适应成形。

    标签: FPGA 自适应滤波器 算法设计

    上传时间: 2013-07-16

    上传用户:xyipie

  • OFDM系统的定时和频率同步的实现

    正交频分复用技术(OFDM)是未来宽带无线通信中的关键技术。随着用户对实时多媒体业务,高速移动业务需求的迅速增加,OFDM由于其频谱效率高,抗多径效应能力强,抗干扰性能好等特点,该技术正得到了广泛的应用。 OFDM系统的子载波之间必须保持严格的正交性,因此对符号定时和载波频偏非常敏感。本课题的主要任务是分析各种算法的性能的优劣,选取合适的算法进行FPGA的实现。 本文首先简要介绍了无线信道的传输特性和OFDM系统的基本原理,进而对符号同步和载波同步对接收信号的影响做了分析。然后对比了非数据辅助式同步算法和数据辅助式同步算法的不同特点,决定采用数据辅助式同步算法来解决基于IEEE 802.16-2004协议的突发传输系统的同步问题。最后部分进行了算法的实现和仿真,所有实现的仿真均在QuartusⅡ下按照IEEE 802.16-2004协议的符号和前导字的结构进行。 本文的主要工作:(1)采用自相关和互相关联合检测算法同时完成帧到达检测和符号同步估计,只用接收数据的符号位做相关运算,有效地解决了判决门限需要变化的问题,同时也减少了资源的消耗;(2)在时域分数倍频偏估计时,利用基于流水线结构的Cordic模块计算长前导字共轭相乘后的相角,求出分数倍频偏的估计值;(3)采用滑动窗口相关求和的方法估计整数倍频偏值,在此只用频域数据的符号位做相关运算,有效地解决了传统算法估计速度慢的缺点,同时也减少了资源的消耗。

    标签: OFDM 定时 同步的

    上传时间: 2013-05-23

    上传用户:宋桃子

  • 基于FPGA的便携式振动频谱分析仪

    该论文基于NIOS Ⅱ软核处理器和Altera的FPGA技术,设计了一种便携式的振动频谱分析仪,用于旋转机械的故障监测和诊断。以SOPC技术为手段,将信号采集和信号处理电路通过可编程片上系统来实现,其特点是将对ADC的控制、数字信号的滤波、快速傅立叶变换的设计,通过FPGA芯片集成在一起,以NIOS Ⅱ来完成32位CPU的状态控制功能。工程机械、汽车车辆中都存在诸如发动机类的旋转机械,这类设备的异常振动往往会影响正常工作,严重时还会出现各种重大事故,该分析仪可以实时地或定期地对发动机、齿轮箱等旋转机械进行振动频谱分析和监测,运用于民用机械能产生非常好的经济效益。 该论文从四个方面进行了研究工作。其一,利用FPGA对ADC芯片的工作进行控制,使其在规定的时间内与DSP模块进行数据交换,并对ADC各引脚时序进行控制,使两者协调同步工作,编制了相应的VHDL语言程序。其二,采用SOPC Builder设计开发,实现了基于NIOS Ⅱ的32位CPU软核,创建了相应的C/C++和汇编的宏代码,使得软件可以访问用户自定义逻辑。对顶层设计产生的VHDL的RTL代码和仿真文件进行了综合、编译适配以及仿真。其三,配合Matlab和DSP Builder的强大功能进行DSP模块设计,开发出了FIR和FFT等功能模块,并且添加到SOPC系统中,使其可以由NIOS Ⅱ很容易的调用。其四,在NIOS Ⅱ系统中添加了uC/OS Ⅱ操作系统,提高了整个系统的稳定性,并且降低了开发难度,提高了系统升级的能力。由于整个设计是基于FPGA开发的,所以该系统包括了所有FPGA系统的特点,包括并行的DSP处理、在系统可编程、升级简单等特点,极易使设计产品化。

    标签: FPGA 便携式 振动频谱 分析仪

    上传时间: 2013-04-24

    上传用户:amandacool