近年来，以电池作为电源的微电子产品得到广泛使用，因而迫切要求采用低电源电压的模拟电路来降低功耗。目前低电压、低功耗的模拟电路设计技术正成为微电子行业研究的热点之一。 在模拟集成电路中，运算放大器是最基本的电路，所以设计低电压、低功耗的运算放大器非常必要。在实现低电压、低功耗设计的过程中，必须考虑电路的主要性能指标。由于电源电压的降低会影响电路的性能，所以只实现低压、低功耗的目标而不实现优良的性能(如高速)是不大妥当的。 论文对国内外的低电压、低功耗模拟电路的设计方法做了广泛的调查研究，分析了这些方法的工作原理和各自的优缺点，在吸收这些成果的基础上设计了一个3.3 V低功耗、高速、轨对轨的CMOS/BiCMOS运算放大器。在设计输入级时，选择了两级直接共源一共栅输入级结构；为稳定运放输出共模电压，设计了共模负反馈电路，并进行了共模回路补偿；在偏置电路设计中，电流镜负载并不采用传统的标准共源-共栅结构，而是采用适合在低压工况下的低压、宽摆幅共源-共栅结构；为了提高效率，在设计时采用了推挽共源极放大器作为输出级，输出电压摆幅基本上达到了轨对轨；并采用带有调零电阻的密勒补偿技术对运放进行频率补偿。 采用标准的上华科技CSMC 0.6μpm CMOS工艺参数，对整个运放电路进行了设计，并通过了HSPICE软件进行了仿真。结果表明，当接有5 pF负载电容和20 kΩ负载电阻时，所设计的CMOS运放的静态功耗只有9.6 mW，时延为16.8ns，开环增益、单位增益带宽和相位裕度分别达到82.78 dB，52.8 MHz和76°，而所设计的BiCMOS运放的静态功耗达到10.2 mW，时延为12.7 ns，开环增益、单位增益带宽和相位裕度分别为83.3 dB、75 MHz以及63°，各项技术指标都达到了设计要求。
标签： CMOSBiCMOS 低压 低功耗
上传时间： 2013-06-29
上传用户：saharawalker
氙灯作为高强度气体放电灯，其较好的显色性，高光效等优点大大超过传统的卤钨灯，越来越受到市场的青睐，与其配套的电子镇流器的研制也成了热点。鉴于氙灯复杂的启动特性，与模拟控制相比，数字控制因其较大的灵活性在此控制方面显示了较大的优势。本文将以数字控制的汽车头灯电子镇流器为研究课题，对其一些关键的问题加以研究和探讨。 论文的绪论部分将首先介绍汽车头灯的发展历史，接着对汽车头灯电子镇流器存在的难点问题做简要的分析，指出目前其所处的现状，并结合汽车头灯未来发展趋势谈谈本次课题的可行性和必要性。 第二章首先给出了目前氙灯电子镇流器的基本电路结构，考虑到第一级直流升压变流电路的重要性，较详细讨论了目前具备升压功能的几个典型电路的特点。鉴于氙灯较高的点火要求，对几种典型的点火电路做了分析比较，最后讨论了控制模式及其具体的控制方式。 第三章对汽车头灯电子镇流器进行了全面的设计。依据汽车头灯电子镇流器的主要技术指标，较详细给出了主电路的设计过程，并还对其做了相应的损耗分析及效率估计。接着介绍了单级电压递升式点火电路设计，模数控制方式的原理，及控制回路中典型控制电路的设计，最后通过实际样机的制作，论证其设计的合理性。 第四章详细分析了高强度气体放电灯的启动特性，并根据金卤灯和氙灯各自启动特点及相应要求，分别提出了适合各自启动要求的控制方法。此外，在大量文献阅读的基础上，比较了当前典型的恒功率控制方案。在这个基础上，提出了基于数模混合控制的新型恒功率控制方案。最后通过实验验证了这些控制方法的可行性及正确性。
上传时间： 2013-07-09
上传用户：kaka
随着电信业的迅猛发展，电信网络总体规模不断扩大，网络结构日益复杂先进。作为通讯支撑系统的通讯用基础电源系统，市场需求逐年增加，其动力之源的重要性也日益突出。庞大的电信网络高效、安全、有序的正常运行，对通信电源系统的品质提出了越来越严格的要求，推动了通信电源向着高效率、高频化、模块化、数字化方向发展。 本文在广泛了解通信电源的行业现状和研究热点的基础上，深入研究了开关电源的基本原理及相关技术，重点分析了开关电源功率因数技术及移相全桥软开关PWM技术的基本原理，并在这基础上设计了一款通信机房常用的48V/25A的通信电源模块，该电源模块由功率因数校正和DC/DC变换两级电路组成，采用了一些最新的技术来提高电源的性能。例如，在电路拓扑中引入软开关技术，通过采用移相全桥软开关PWM变换器实现开关管的零电压开通，减小功率器件损耗，提高电源效率；采用高性能的DSP芯片对电源实现数字PWM控制，克服了一般单芯片控制器由于运行频率有限，无法产生足够高频率和精度的PWM输出及无法完成单周期控制的缺陷；引入了智能控制技术，以模糊自适应PID控制算法取代传统的PID算法，提高了开关电源的动态性能。 整篇论文以电源设计为主线，在详细分析电路原理的基础上，进行系统的主电路参数设计、辅助电路设计、控制回路设计、仿真研究、软件实现。
上传时间： 2013-05-26
上传用户：l254587896
随着数字集成电路技术的不断发展，数字集成电路的供电电源-电压调节模块（VRM）也有了新的发展趋势：输出功率越来越大、输出电压越来越低、输出电流越来越大。因此，对低输出电压、大输出电流的VRM及其相关技术的研究在最近几年受到广泛的关注。 本文以36V-72V输入、1V/30A输出的VRM为研究对象，对VRM电路拓扑进行分类和比较，筛选出正反激拓扑为主电路，并详细研究了针对正反激拓扑的新型同步整流驱动方案。首先，分析了在软开关环境下，有源筘位正反激电路的详细工作过程；其次，介绍了同步整流技术的概念，对同步整流驱动方案进行了分类，筛选出适用于正反激拓扑的新型同步整流驱动方案，并详细分析了该驱动电路的工作原理；再次，介绍了有源箝位正反激电路主要元件的设计方法，介绍了新型同步整流驱动电路的设计要点，并给出设计实例；最后，对电路仿真，并制作了一台36V-72V输入、1V/30A输出的实验样机，验证了研究结果和设计方案。
上传时间： 2013-06-16
上传用户：songnanhua
近几十年来,由于大功率电力电子装置的广泛应用,使公用电网受到谐波电流和谐波电压的污染日益严重,功率因数低,电能利用率低。为了抑制电网的谐波,提高功率因数,人们通常采用无功补偿、有源、无源滤波器等对电网环境进行改善。近年来,功率因数校正技术作为抑制谐波电流,提高功率因数的行之有效的方法,备受人们的关注。 本文在参阅国内外大量文献的基础上,综述了近年来国内外功率因数校正的发展状况,简要分析了无源功率因数与有源功率因数的优、缺点,并详细分析了有源功率因数校正的基本原理和控制方法。在通过对主电路拓扑与控制方法的优、缺点比较后,选择BOOST变换器作为主电路拓扑,采用基于平均电流控制的UC3854控制器,设计了容量为300W的两级有源功率因数校正电路的前一级电路,计算了主电路与控制电路的元件参数。根据此参数,基于MATLAB环境下对功率因数校正前、后的电路进行了仿真,通过仿真波形的分析。最后搭建实验电路进行实验,采集实验波形,对实验结果进行分析,进-步验证了本设计参数的正确性与准确性。 本文功率因数校正电路的设计,使电路的功率因数得到了明显的改善,达到了设计要求,同时电路的总谐波畸变因数控制在了一定的范围,减少了对电网的污染。并且电路的输出电压稳定,为后一级的电路设计奠定了基础。
上传时间： 2013-05-22
上传用户：源码3
工业领域中需要大量的AC/DC整流电源。随着现代电力电子技术的不断发展，人们曰益意识到低功率因数整流系统造成了谐波污染和电网公害。因此消除电网谐波污染，提高功率因数，成为整流系统的发展趋势。由于中大功率的电力电子设备在电网中占很大的比重，因此高功率因数的三相整流器的研究已成为当今国内外研究的一大热点。 随着数字控制技术的不断发展，越来越多的控制策略通过数字信号处理器(DSP)得以实现。数字控制的特有优点：简化硬件电路，克服了模拟电路中参数温度漂移的问题，控制灵活且易实现先进控制等，使得所设计的电源产品不仅性能可靠，且易于大批量生产，从而降低了开发周期。因此，数字化控制电源已成为当今于开关电源产品设计的潮流。 本文首先给出了几种常见的三相功率因数校正方案，并对其进行了比较和分析，在前面的基础上提出了：三相三开关三电平拓扑结构和双闭环控制的策略结合的三相PFC系统。紧接着介绍了DSP芯片的特点及其在电力电子装置中的应用，首先介绍目前DSP芯片的发展，通过比较选定了TI公司的TMSLF2407芯片作为本文的处理芯片，而后基于对TMSLF2407芯片的内部资源和该芯片数字式PWM信号产生的原基于DSP的三相有源功率因数校正研究与设计理的分析，提出了三相PFC的数字化解决方案。在第四章中介绍了基于DSP数字控制的PFC的总体设计方案，电路所采用的是基于平均电流方案的双闭环控制策略。内环通过瞬时值控制获得快速的动态性能，保证输出畸变率较低，外环使用输出电压的瞬时值控制，具有较高的输出精度。本文最后应用仿真软件MATLAB中的SIMULINK对系统进行仿真，验证控制策略的可行性，并有助于系统主电路和控制电路的设计。对于三相变换器这种复杂的非线性系统，需要模拟、数字信号混合仿真，仿真比较难以实现。一是因为模型难以建立二是即使建立起一个模型，由于电路复杂，仿真软件也未必能保证其收敛性。所以经过简化，利用MATLAB中的SIMULINK构建了变换器的电压模型，用于验证设计方法和设计参数的正确性。
上传时间： 2013-05-31
上传用户：wengtianzhu
扩频通信技术因为具有较强的抗干扰、抗噪声、抗多径衰落能力、较好的保密性、较强的多址能力和高精度测量等优点，在军事抗干扰和个人通信业务中得到了很大的发展。尤其是基于扩频理论的CDMA通信技术成为国际电联规定的第三代移动通信系统的主要标准化建议后，标志着扩频通信技术在民用通信领域的应用进入了新阶段。 近年来，随着微电子技术和电子设计自动化(EDA)技术的迅速发展，以FPGA和CPLD为代表的可编程逻辑器件凭借其设计方便灵活等特点广泛应用于数字信号处理领域。 本论文正是采用基于FPGA硬件平台来实现了一个直接序列扩频通信基带系统，该系统的实现涉及扩频通信和有关FPGA的相关知识，以及实现这些模块的VHDL硬件描述语言和QuartusⅡ开发平台，目标是实现一个集成度高、灵活性强、并具有较强的数据处理能力的扩频通信基带系统。 本论文中首先对扩频通信的基础理论做了探讨，着重对直序扩频的理论进行了分析；其次根据理论分析，设计了全数字直接序列扩频基带系统的结构，完成了扩频序列的产生、信息码的输入和扩频。重点完成了对基带扩频信号的相关解扩和几种同步捕获电路的设计，将多种专用芯片的功能集成在一片大规模FPGA芯片上。在论文中列出了部分模块的VHDL程序，并在QuartusⅡ仿真平台上完成各部分模块的功能仿真。
上传时间： 2013-04-24
上传用户：chenjjer
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点，在近年来得到了迅速的发展。论文针对直扩通信系统中伪码和载波同步问题而展开，研究了直扩系统的结构、性能及完成了相关参数的计算，改进了包络算法，设计了解扩和解调器，最后用ISE9.1实现了解扩和解调器的仿真波形，验证了设计的正确性。 论文研究了扩频通信系统的特点、国内外发展现状及理论基础，完成了DS-QPSK接收机的解扩器和解调器的设计与实现。解扩器主要围绕着伪码的捕获与跟踪这一核心，分析了解扩器的结构、性能及其完成了相关参数的计算，完成了数字下变频器、伪码发生电路、伪码相关积分提取电路、多通道快码捕获电路、伪码跟踪鉴相电路、伪码时钟调整电路的设计，并在ISE9.1编程综合得到仿真结果，验证了设计的正确性。由于相关积分包络算法是整个系统的基础和核心，为了减少时延和系统所占硬件资源，改进了包络算法并得到了仿真验证。结果表明，它不但减少了硬件资源的占用、缩短了延时，而且对整个系统的优化起着决定性的作用。论文给出了伪码同步的仿真结果及资源占用情况，有力地说明了解扩器占用资源少、时延短等特点。 解调器研究了频偏及载波相位误差对信号的影响及同步方案，完成了数控振荡器、反正切鉴频器、环路滤波器的设计并得到了相关的仿真波形，实现了载波的跟踪，给出了仿真结果及资源占用情况，对系统实现过程中的一些经验进行了总结。最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-06-13
上传用户：924484786
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
随着科学技术的飞速发展，电子测量技术被广泛应用在电子、机械、医疗、测控及航天等各个领域，而电子测量技术要用到各种形式的高质量信号源，因此任意波形发生器的研制就具有非常重要的现实意义。 本文便是基于DDS(DirectDigitalSynthesis)技术进行任意波形发生器研制的。要求可以产生正弦波、方波、三角波与锯齿波等常规波形，而且能够产生任意波形，从而满足研究的需要。具体工作如下： (一)介绍国内外关于任意波形发生器研究的发展情况，阐述频率合成技术的各种方式与技术对比情况，并选定直接数字频率合成技术进行研制。 (二)介绍系统的硬件设计构成与功能实现，并对系统部件进行逐一细述。选用单片机作为控制模块，使用FPGA实现DDS功能作为技术核心，并对外围电路的设计与接口技术进行分析。 (三)讲述DDS的工作原理、工作特点与技术指标，并基于FPGA芯片EP1C3T144C8进行设计，通过使用相位累加器与波形ROM等模块，实现DDS功能。同时辅以使能模块与行列式键盘，实现各种波形的灵活输出。 (四)给出系统产生的测试数据，并对影响频谱纯度的杂散与噪声产生的原因进行分析。
上传时间： 2013-04-24
上传用户：diets
