多媒体正在使我们的生活变得越来越丰富多彩。报纸，相片，CD机，电视，电影已经被PC机很好地整合到了一起，而互联网又使得多媒体资源的交流成为可能。跨越网络时代、信息时代、多媒体时代，后PC时代的到来，呼唤新一代的多媒体系统，它体积更小，功能更全，界面更友好。本系统就是面向这一需求而设计的。 嵌入式多媒体系统除了具有播放音乐，视频，浏览图片，电子书的基本功能外，一些方案还集成了视频录制、数码相机、数码摄像机、FM收音机、卫星定位导航系统、掌上游戏机和移动电视等等各种附加功能以满足不同的市场需求。本课题开发一套具有音频、视频、图片和电子书等功能的嵌入式多媒体系统解决方案，硬件部分以ARM处理器S3C241O为核心，软件部分以Linux操作系统为核心进行开发，系统具有体积小，成本低等特点。 本论文按照硬件、固件、软件三个层面分析了基于ARM Linux的嵌入式多媒体系统的设计和实现。硬件部分分处理器和外围电路两部分进行介绍。固件部分包括引导加载程序vivi的移植，Linux 2.6内核的移植，配置Cramfs根文件系统，Linux设备驱动程序开发。软件部分对Linux应用开发作出了讨论，包括系统的功能模块和软件构架，重点是基于MiniGUI的图形界面设计。在论文的最后，分析了系统的优缺点，以及单片解决方案和多处理器方案的比较，并展望了嵌入式多媒体系统的发展方向。
上传时间： 2013-06-03
上传用户：xfbs821
近年来，LED显示系统在信息显示领域得到了广泛的应用，迅速发展成一种电子广告媒体，而且已形成具有相当发展潜力的电子产业。随着北京申办年奥运会的成功，必将进一步推动LED显示屏产业的发展。 就目前的发展趋势来看，LED视频显示系统是一个发展趋势。而目前的LED视频系统必须以PC机为视频源，一对一的联机、同步显示，属于同步显示系统，使用不是很灵活方便。一般用于大型购物广场的户外播放视频广告、电视和电影，还可用于大型体育比赛场所，实时直播赛况。尽管异步显示系统可脱机使用，方便灵活，但不能够播放视频信息。 从商业角度来说，技术先进的不一定就是能在市场上完全能行的通的。随着电子广告市场发展，城市街道的视频广告也必将是一种发展趋势，因为具有动感的彩色视频广告比普通的广告壁纸更能吸引人们眼球，同时也为城市添加一道靓丽的风景。而具有寿命长、成本低、亮度高、视角大、可视距离远等特点的LED显示系统比较适合此场所的显示要求。针对这一特点，开发一套小型、可脱机播放视频的LED显示系统，具有重要的意义和市场价值，不仅有助于城市电子广告产业的发展，也必将推进小型LED视频系统的研究进程以及在其他领域的广泛应用。 因此，本课题以此作为研究工作的起点。本文在分析LED显示屏工作原理后，针对目前LED异步显示系统存在的缺点，结合LED同步显示系统的主要功能及技术指标，提出解决关键问题的总体技术方案。该系统采用ARM+FPGA的硬件构架，利用ARM处理器可移植操作系统、自带LCD控制器、可实现图形界面系统的特点，将ARM系统作为视频源，FPGA用于显示数据重构、灰度扫描控制的电路设计，有效解决了该系统的关键技术问题。 本文的核心是ARM系统软硬件设计及FPGA逻辑设计两大部分。首先根据系统的总体设计方案实现控制系统硬件平台的设计：然后在此基础上通过对嵌入式Linux内核的移植、LCD驱动程序的开发及Qtopia图形界面系统的实现，完成了ARM系统的软件平台设计；最后重点介绍了FPGA的逻辑设计及仿真分析，并验证了各模块的功能设计的正确性。
上传时间： 2013-06-26
上传用户：luke5347
嵌入式系统是以应用为中心，以计算机技术为基础，软硬件可裁减，适应应用系统，对功能，可靠性，成本，体积，功耗严格要求的专用计算机系统[1]。广泛应用于军事，信息家电，无线通信设备，消费类电子产品，移动计算平台等诸多领域，是当今热门的计算机开发技术。 随着科学技术发展，人们生活水平提高，数字高清电视逐渐普及，在各大卖场，对销售过程中展示设备也随之提出了更高的要求。但据调查，在中国现有的高清播放系统普遍存在价格昂贵，损耗高，寿命短及外部接口少等缺陷，导致无法普及。 针对这一现状，本课题设计了一种以嵌入式处理器ARM系列32位嵌入式EM8623芯片为硬件平台，嵌入式实时操作系统uclinux为系统软件平台的高清播放系统。 ARM(Advanced RISC Machines)既是一种处理器架构，又是公司的名称，该公司主要设计处理器架构，并将其技术授权给其他芯片厂商。该处理器架构具有外型小，性能高等特点，多用于便携式通讯工具，多媒体数字式消费类仪器和嵌入式系统解决方案等领域。本课题在充分考虑系统实用性和开发成本的基础上，采用EM8623芯片为CPU，片外扩展FLASH和SDRAM存储器。 uclinux系统从Linux2.0/2.4内核派生而来，虽然是为了支持没有MMU(虚拟内存管理单元)的处理器而设计，但保留了操作系统的所有特性，为硬件平台更好地运行提供了保证，也降低了软件设计复杂度，提高了系统的实时性和灵活性，缩短了开发周期。 该高清播放系统具有工作时间长，性能稳定等特点，采用面向对象和面向过程综合编程方法，ASM，C，C++多种语言混合编程方式实现，使系统具有很高的健壮性和可扩展性。 基于ARM的高清播放系统在现场运行稳定可靠，达到了预期的效果和实际要求。而且由于该高清播放系统外接接口丰富(包括常见的HDMI，S-Video，VGA，YPbPr，YCbCr)，连接使用方便，所以具有很好的市场价值，可广泛应用于电视销售柜台，化妆品展示柜台，联网广告机等领域。
上传时间： 2013-04-24
上传用户：564708051@qq.com
数字电视技术和超大规模深亚微米的系统级芯片设计技术是当前信息产业中最受关注的两个方向。它们的交叉就是数字电视应用中的一系列系统级芯片和超深亚微米专用集成电路。其中信道处理系统及其相关芯片更是集中了数字信号处理前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键之一。数字高清晰度电视(Digital HDTV)做为第三代电视标准，已成为当今世界高技术竞争的焦点，本文正是从这个交叉点上出发对DVB-H(Digital Video Broadcasting-Handheld)标准中所涉及的信道编码和调制部分进行了研究，重点分析了信道内编码部分的硬件优化实现。本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。同时对清华大学数字电视地面传输标准DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的关键技术做了研究，与DVB标准中的相关技术做了对比。 本文首先对DVB．H以及COFDM的相关理论进行介绍和研究。然后针对DVB-H信道编码调制器中的部分核心算法的FPGA设计和实现进行了详细的研究工作，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的部分设计等。相应地对DVB-H信道解码解调器中的部分算法的FPGA设计的研究工作做了描述，包括符号解交织和比特解交织。同时对清华大学数字电视地面传输标准DMB-T外接收机中频域和时域解交织模块的FPGA设计实现做了描述。 笔者在项目中完成的主要工作有： (1)与项目组成员合作制定系统框架，划分模块。 (2)对所负责的模块，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的算法进行研究并加以优化，建立软件仿真模型，进行FPGA设计，仿真和实现。
上传时间： 2013-06-10
上传用户：rockjablew
该项目完成的是DVB-T发射机系统中OFDM调制部分的FPGA设计.DVB-T是ETSI(欧洲电信标准委员会)提出的数字地面电视广播系统标准,在业界影响很广.整个DVB-T发射机系统包括RS编码,内交织,卷积编码,外交织,星座映射,IFFT变换等主要部分.该项目组负责以FPGA为主体的硬件平台的搭建及编码,调制部分的FPGA软件设计,作者完成了2k模式下IFFT变换的软件设计.该文首先介绍了OFDM及DVB-T相关原理,然后比较分析了各种FFT算法及实现结构的复杂度,最后采取了一种Radix2
上传时间： 2013-05-17
上传用户：gundamwzc
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术；然后依照DVB-T标准技术要求，设计并硬件实现了数字视频传输的信道编解码系统。在该系统中，编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI)，这种接口的应用让系统具有很强的通用性；与信道端接口采用了G.703接口，具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接，这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法，卷积交织/解交织原理，卷积编码/VITERBI译码算法原理的基础上，本文给出了解码部分的设计方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制，从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法，利用对RAM读写地址的控制实现解卷积交织，这种方法控制电路简单，实现速度比较快，代价小。VITERBI译码器采用截尾译码，在几乎不影响译码准确度的基础上大大提高了解码效率。
上传时间： 2013-07-16
上传用户：372825274
该论文的工作主要分为两部分,第一部分是介绍与数字高清晰度电视(HDTV)码流发生器配套的信源解码板的设计与实现.信源解码板是整个码流发生器的重要组成部分,该论文在介绍相关标准MPEG-2和AC-3以及整个码流发生器功能的基础上提出了用ST公司的芯片组实现HDTV信源解码板的设计方案.论文详细分析了各个功能模块的具体设计方法以及实现时应注意的问题.目前该课题已经成功结题,各项技术指标完全符合合作单位的要求.该论文的第二部分主要是进行基于FPGA的显示器测试信号发生器的研究与开发.在对测试信号发生器所需产生的13种测试图案和所要适应的18种显示格式的介绍之后,该论文提出了以FLEX10K50为核心控制芯片的显示器测试信号发生器的设计方案.该论文详细讨论了FPGA设计中各个功能模块的划分和设计实现方法,并介绍了对FLEX10K50进行配置的方法.
上传时间： 2013-04-24
上传用户：yoleeson
近年来,随着微电子技术的高速发展,数字图像压缩编码技术的逐渐成熟,实时图象处理在多媒体、HDTV、图像通信等领域有着越来越广泛的应用,图像压缩/解压的IC芯片也已成为多媒体技术的核心,实现这些算法芯片的研究成为信息产业的新热点.该文基于FPGA设计了JPEG图像压缩编解码芯片,通过改进算法优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性.在JPEG编码器设计中,改进了JEONG的DCT变换算法,采用流水线优化算法解决时间并行性问题,提高了DCT/IDCT模块的运算速度;设计了基于查找表结构的定点乘法器,便于在设计中共享乘法单元,以适应流水线设计的要求;依据Huffman编码表的规律性,采用并行查找表结构,用较少的存储单元完成Huffman编解码的运算,同时也提高了编解码速度.在JPEG解码器设计中,根据Huffman码字本身的特点和JPEG标准,设计了一种Huffman码字分组结构,基于该结构提出分组Huffman查找表及地址编码的设计方法,进而完成了新的快速Huffman解码算法及其模块设计.整个设计及其各个模块都在ALTERA公司的EDA工具QUARTUSII平台上进行了逻辑综合及功能和时序仿真.综合和仿真结果表明,基于FPGA的JPEG图像编解码芯片消耗很少的FPGA硬件资源,达到了较高的工作频率,在速度和资源利用率方面均达到了较优的状态,可满足实时JPEG图像编解码的要求.在逻辑设计的基础上,该设计可以进一步作硬件仿真和实验,将源代码烧录进FPGA芯片,作为独立器件或有自主知识产权的JPEG IP模块,应用于可视电话、手机和会议电视等低成本JPEG编解码系统的实现.
上传时间： 2013-05-31
上传用户：yuying4000
嵌入式系统的开发已成为新的行业热点，将嵌入式应用于工业控制类产品中，并开发出优秀的人机交互界面，是嵌入式发展的趋势，拥有广阔的市场前景。近年来的市场需求显示越来越多的嵌入式系统包括PDA、机顶盒、DVD/VCD播放机、WAP手机等均要求提供一个方便简洁的可视化操作界面，而这些都要求有一个高性能稳定可靠的GUI(GraphicalUser Interface)来提供支持。友好的图形人机界面为嵌入式系统的人机交互提供丰富的图形图像信息、直观的表达方式。嵌入式GUI作为人机界面的软件系统，具有简洁、美观、方便好用且更具人性化的特点，采用嵌入式GUI进行人机界面设计能够提高设备开发效率、节省维护成本、丰富人机交互信息，因而，已经被越来越多的领域所采用。 本文研究设计了一种基于ARM微处理器和嵌入式实时操作系统的嵌入式GUI应用平台的方案。以SmartARM2200开发板为硬件平台(基于PHILIP公司的微处理LPC2210)，在ADS1.2集成开发环境下，首先对嵌入式实时操作系统μ/OS-Ⅱ的特点、移植条件、性能等方面进行应用研究，重点分析了μ/OS-Ⅱ的移植过程，给出了移植的思路，总结了移植过程中应注意的问题，提出了简洁高效的移植方法；其次详细讲述了如何利用图形用户界面开发工具MiniGUI进行图形用户界面的开发，包括鼠标、键盘、菜单、绘图等功能的实现。该嵌入式GUI应用平台既可以满足用户对应用系统实时性和快速处理的要求，又能够给用户提供生动、直观的图形人机交互界面，具有广泛的应用前景。
上传时间： 2013-07-06
上传用户：zlf19911217
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-04
上传用户：libenshu01
