随着信息技术的发展，数字信号的采集与处理在科学研究、工业生产、航空航天、医疗卫生等部门得到越来越广泛的应用，这些应用中对数字信号的传输速度提出了比较高的要求。传统的基于ISA总线的信号传输效率低，严重制约着系统性能的提高。 PCI总线以其高性能、低成本、开放性、软件兼容性等众多优点成为当今最流行的计算机局部总线。但是，由于PCI总线硬件接口复杂、不易于接入、协议规范比较繁琐等缺点，常常需要专用的接口芯片作为桥接，为了解决这一系列问题，本文提出了一种基于FPGA的PCI总线接口桥接逻辑的实现方案，支持PCI突发访问方式，突发长度为8至128个双字长度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量为6000个逻辑宏单元，速度为-8，编译后系统速度可以达到80MHz，取得了良好的效果。 基于FPGA的PCI总线接口桥接逻辑的核心是PCI接口模块。在硬件方面，特别讨论了PCI接口模块、地址转换模块、数据缓冲模块、外部接口模块和SRAM DMA控制模块等五个功能模块的设计方案和硬件电路实现方法，着重分析了PCI接口模块的数据传输方式，采用模块化的方法设计了内部控制逻辑，并进行了相关的时序仿真和逻辑验证，硬件需要软件的配合才能实现其功能，因此设备驱动程序的设计是一个重要部分，论文研究了Windows XP体系结构下的WDM驱动模式的组成、开发设备驱动程序的工具以及开发系统实际硬件的设备驱动程序时的一些关键技术。 本文最后利用基于FPGA的PCI总线接口桥接逻辑中的关键技术，对PCI数据采集卡进行了整体方案的设计。该系统采用Altera公司的cyclone Ⅱ系列FPGA实现。
上传时间： 2013-05-22
上传用户：彭玖华
现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、抗干扰能力强的特点，符合未来通信技术发展的方向。论文从以下几个方面讨论和实现了基于FPGA的调制解调系统。 论文首先介绍了调制解调系统的发展现状及FPGA的相关知识。然后介绍了几种常见的相位调制解调方式，重点是QDPSK调制解调系统的理论算法。 论文重点介绍了QDPSK解调调制系统的具体实现。首先，在在MATLAB环境下对系统里的每个子模块完成了功能仿真，并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog硬件描述语言对QDPSK调制解调系统实现了时序仿真和综合仿真。
上传时间： 2013-07-21
上传用户：moonkoo7
回波抵消器在免提电话、无线产品、IP电话、ATM语音服务和电话会议等系统中，都有着重要的应用。在不同应用场合对回波抵消器的要求并不完全相同，本文主要研究应用于电话系统中的电回波抵消器。电回波是由于语音信号在电话网中传输时由于阻抗不匹配而产生的。 传统回波抵消器主要是基于通用DSP处理器实现的，这种回波抵消器在系统实时性要求不高的场合能很好的满足回波抵消的性能要求，但是在实时性要求较高的场合，其处理速度等性能方面已经不能满足系统高速、实时的需要。现代大容量、高速度的FPGA的出现，克服了上诉方案的诸多不足。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，且其灵活的可配置特性使得FPGA构成的DSP系统非常易于修改、测试和硬件升级。 本文研究目标是如何在FPGA芯片上实现回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模块算法，包括自适应滤波算法、远端检测算法、双讲检测算法、NLP算法、舒适噪声产生算法，并实现了这些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的设计流程与实现方法，并利用硬件描述语言Verilog HDL实现了各部分算法。 (3)在OuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。并在FPGA硬件平台上实现了该系统。 (4)根据ITU-T G．168的标准和建议，对设计进行了大量的主、客测试，各项测试结果均达到或优于G．168的要求。
上传时间： 2013-06-23
上传用户：123啊
HT45F43 特性特性特性特性 MCU 特性：内建 2x OPAs & 2x Comparators, EEPROM, HIRC 4MHz + 32K LIRC，节省外部器件 传感器：电化学 Sensor（ME2-CO） 电源电压：9V 碱性电池 高音量蜂鸣器输出：（＞85DB） 待机电流：Typ.21uA, Max.27uA 低电压检测：7.5V 自测 / 校准功能 LED 显示：红、黄、绿三颗 LED 指示 使用 HT45F43 内建 OSC & Reset 电路，节省外部器件 使用 HT45F43 内建 OPA 进行 CO Sensor 信号放大，节 省外部器件 WATCHDOG 每 32 秒唤醒一次进行 CO 浓度侦测和电池电压侦测
上传时间： 2013-06-16
上传用户：qunquan
人体血液成份的无创检测是生物医学领域尚未攻克的前沿课题之一，动态光谱法在理论上克服了其它检测方法难以逾越的障碍——个体差异和测量条件对检测结果的影响。实现动态光谱检测，其关键在于采集多波长的光电容积脉搏波信号，并对其进行处理。针对动态光谱检测中信号微弱、信噪比低、处理数据量大的特点，本文设计了基于FPGA和面阵CCD摄像头的动态光谱数据采集与预处理系统，提高检测精度，采集出满足动态光谱信号提取要求的光电脉搏波；并对动态光谱频域提取法的核心算法FFT的FPGA实现进行研究。 课题提出用高灵敏度的面阵CCD摄像头替代常规光栅光谱仪中的光电接收器，实现对多波长的光电容积脉搏波的检测。结合面阵CCD的二维图像特点，采用信号累加法去除噪声，提高信号的信噪比。 创新性的提出一种不同于以往的信号累加方法——将处于同一行的视频信号在采样过程中直接累加，然后再进行传输和存储。不同于帧累加和异行累加，这种同行累加方式不但大大的提高了信号的信噪比，同时减小了数据的传输速度和传输量，降低了对存储器容量的要求，改善了动态光谱信号检测系统的性能。 针对面阵CCD摄像头输出的复合视频信号的特点，设计视频信号解调电路，得到高速、高精度的数字视频信号和准确的视频同步信号，用于后续的视频信号采集与处理。 根据动态光谱信号检测和视频信号采集的要求，选择可编程逻辑器件FPGA作为硬件平台，设计并实现了基于FPGA和面阵CCD摄像头的光电脉搏波采集与预处理系统。该系统实现了视频信号的精确定位，通过光谱信号的高速同行累加，实现了光电脉搏波信号的高精度检测。系统采用基于FPGA的Nios II嵌入式处理器系统，通过对其应用程序的开发，可靠的实现了数据的采集、传输和存储，提高了系统的集成度，降低了开发成本。 为实现动态光谱信号的频域提取，研究了基于FPGA的FFT实现方案，对各关键模块进行设计，为动态光谱信号的进一步处理打下良好的基础。 最后，通过实验证明了系统数据采集的正确性和信号预处理的可行性，得到了符合动态光谱信号提取要求的脉搏波信号。
上传时间： 2013-04-24
上传用户：cknck
数据采集处理技术是现代信号处理的基础，广泛应用于雷达、声纳、软件无线电、瞬态信号测试等领域。随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系统的要求也越来越高。近年来FPGA由于其设计灵活性、更强的适应性及可重构性，结合SDRAM的高速、大容量、价格优势，在设计高速实时数据采集系统时受到了广泛的关注。 本课题重点研究了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计与实现技术，为需要大容量存储器的系统设计提供了新的思路。在深入研究了DDR2-SDRAM器件的基本构造与工作原理的基础上，结合成熟的商业化IP核，提出了基于FPGA与DDR2-SDRAM的高速实时数据采集系统的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据DDR2-SDRAM的特点，选择合适的内存调度方案，采用Verilog HDL语言设计实现了该高速实时数据采集系统，并对系统功能进行验证与分析，结果表明本设计完全能够满足系统的性能指标。
上传时间： 2013-06-24
上传用户：lansedeyuntkn
内部存储器负责计算机系统内部数据的中转、存储与读取，作为计算机系统中必不可少的三大件之一，它对计算机系统性能至关重要。内存可以说是CPU处理数据的“大仓库”，所有经过CPU处理的指令和数据都要经过内存传递到电脑其他配件上，因此内存性能的好坏，直接影响到系统的稳定性和运行性能。在当今的电子系统设计中，内存被使用得越来越多，并且对内存的要求越来越高。既要求内存读写速度尽可能的快、容量尽可能的大，同时由于竞争的加剧以及利润率的下降，人们希望在保持、甚至提高系统性能的同时也能降低内存产品的成本。面对这种趋势，设计和实现大容量高速读写的内存显得尤为重要。因此，近年来内存产品正经历着从小容量到大容量、从低速到高速的不断变化，从技术上也就有了从DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不断演进。和普通SDRAM的接口设计相比，DDR2 SDRAM存储器在获得大容量和高速率的同时，对存储器的接口设计也提出了更高的要求，其接口设计复杂度也大幅增加。一方面，由于I/O块中的资源是有限的，数据多路分解和时钟转换逻辑必须在FPGA核心逻辑中实现，设计者可能不得不对接口逻辑进行手工布线以确保临界时序。而另一方面，不得不处理好与DDR2接口有关的时序问题（包括温度和电压补偿）。要正确的实现DDR2接口需要非常细致的工作，并在提供设计灵活性的同时确保系统性能和可靠性。 本文对通过Xilinx的Spartan3 FPGA实现DDR2内存接口的设计与实现进行了详细阐述。通过Xilinx FPGA提供了I/O模块和逻辑资源，从而使接口设计变得更简单、更可靠。本设计中对I/O模块及其他逻辑在RTL代码中进行了配置、严整、执行，并正确连接到FPGA上，经过仔细仿真，然后在硬件中验证，以确保存储器接口系统的可靠性。
上传时间： 2013-06-08
上传用户：fairy0212
随着第三代移动通信系统(3G)向商业化的迈进，以及超三代(Beyond 3G) 或被称之为第四代(4G)移动通信系统的发展，对更高速率、更大容量和更好服务质量的通信系统的需求正在不断增长。另一方面，可利用的无线频谱资源是有限...
上传时间： 2013-04-24
上传用户：mslj2008
LT8900是LDT公司生产的一款低成本，高集成度的2.4GHZ的无线收发芯片，片上集成发射机，接收机，频率综合器，GFSK调制解调器。发射机支持功率可调，接收机采用数字扩展通信机制，在复杂环境和强干扰条件下，可以达到优良的收发性能。外围电路简单，只需搭配MCU以及少数外围被动器件。LT8900传输GFSK信号，发射功率约为2dBm，最大可以到6dBm。接收机采用低中频结构，接收灵敏度可以达到-87dBm。数字信道能量检测可以随时监控信道质量。 片上的发射接收FIFO寄存器可以和MCU进行通信，存储数据，然后以1Mbps数据率在空中传输。它内置了CRC，FEC，auto-ack和重传机制，可以大大简化系统设计并优化性能。 数字基带支持4线SPI和2线I2C接口，此外还有Reset，Pkt_flag, Fifo_flag三个数字接口。 为了提高电池使用寿命，芯片在各个环节都降低功耗，芯片最低工作电压可以到1.9V，在保持寄存器值条件下，最低电流为1uA。 芯片有QFN24 4*4mm和SSOP16封装，都符合RoHS标准。
上传时间： 2013-04-24
上传用户：kirivir
基于嵌入式技术的远程监控系统可以达到动态、无死角的监控目的，可以对一些特殊环境进行远程监视和控制，且不受湿度、温度等条件的影响，广泛应用于军事、交通、智能家居、医疗监护等多个领域。可以解决传统监控系统将图像采集设备固定在一个地方而使监控范围有限，适用场合少等弊端。 本文设计了一款基于ARM和FPGA的远程监控系统。首先在对远程监控系统功能分析的基础上，设计了以ARM为主控制器和FPGA为辅助控制器的硬件电路，采用ARM芯片控制图像采集、速度采集、网络传输等干扰小的模块，采用FPGA芯片控制电机驱动、舵机驱动、电池监控等干扰大的模块，大大提高了系统的稳定性；其次设计了基于WinCE操作系统的图像采集、GPIO、PWM、外中断EINT-19的流接口驱动程序；同时设计了基于WinCE操作系统的图像采集及压缩、网络通信、车模速度采集的应用程序；FPGA内部逻辑电路采用Verilog语言完成电源监控、舵机控制、直流电机控制等功能。 本系统集图像采集和压缩、运动控制、网络传输于一体。其图像采集速度达30帧/秒，图像分辨率达640x480，JPEG压缩比达10：1，控制命令响应时间为1s，网络传输速率达10Mbps。其功能扩展容易，功耗低，体积小，抗干扰能力强，具有很好的市场前景。
上传时间： 2013-06-18
上传用户：heart520beat
