编译源文件生成可执行文件TestLibjpeg.exe， 此程序可以转换bmp位图为jpg格式，或解压缩 jpg格式图像为bmp格式。 将需转换的bmp格式图片存到和TestLibjpeg.exe 相同的文件夹下，在DOS界面下使用命令行参数 bmp到jpeg的转换使用：TestLibjpeg.exe j 原图片名.bmp 目标图片名.jpg jpeg到bmp的转换使用：TestLibjpeg.exe b 原图片名.jpg 目标图片名.bmp
标签： TestLibjpeg exe 编译 可执行文件
上传时间： 2014-02-07
上传用户：chenjjer
内容主要包括 管道仪表流程图中常用图例符号、管道仪表流程图识读方法、 自控工程图例符号、识读控制室平面布置图、识读仪表盘布置图和接线图、识读仪表供电及供气系统图、识读电缆管缆外部连接系统图、识读电缆管缆平面敷设图、识读仪表回路图和接地系统图、仪表安装图常用图例符号、识读温度/压力/流量/物位测量仪表安装图及节流装置/分析仪表安装图等。
上传时间： 2017-03-27
上传用户：ljfz
本设计利用德国西门子PLC S7-200进行电镀行车自动化控制。在本次设计中，从电镀行车在生产现场的运行环境和自动控制技术器件在国内的应用前景来考虑，以电镀行车具备自动生产运行为目的，制定了采用在当前及以后都应用广泛且能适应多种环境的可编程控制器PLC来控制整个工作流程的方案。首先对系统的软硬件进行设计，给出系统的工作流程图、硬件接线图、PLC控制I/O端口分配表及整体程序流程图。并以STEP7 Micro/WIN32为编程软件设计出电镀行车自动控制系统的梯形图，最后通过仿真实验，实现了电镀行车自动化控制，提高了电镀生产效率，降低了劳动强度。
上传时间： 2017-11-11
上传用户：狂暴老戴
这是我一直上课用的，对于老师自身也是有帮助的，有需要的可看看
上传时间： 2018-03-01
上传用户：lgdxy
110kV,35kV,10kV变电站主接线设计，内容简单明了，值得广大从业人员收藏
上传时间： 2021-07-22
上传用户：iamzf83518
对于西门子SMART200系列硬件接线的温习
上传时间： 2022-07-19
上传用户：
一：焊机使用注意事项1．焊接电流的调节2．推力电流的调节3．引弧电流的调节4．输出电缆转换开关的使用5．焊机极性的连接二：接线图三：器件明细表
上传时间： 2013-05-29
上传用户：slforest
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
分享
上传时间： 2013-10-19
上传用户：2218870695
