VHDL记秒的一个小程序(测试通过
VHDL记秒的一个小程序(测试通过,en为使能端高电平有效)...
VHDL记秒的一个小程序(测试通过,en为使能端高电平有效)...
这是序列检测器。串行序列产生是指根据时钟和相应的控制信号,产生稳定的单bit输出信号;监测器指根据相应时钟输入的电平序列,监测该序列中是否存在预设的序列,无论从第几个输入开始,只要存在,总能监测到。监测到予以标示。...
本程序实现了一个信号发生器。此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成,它的输出信号的高低电平脉宽可分别由两组8位预置数进行控制。...
使用1602液晶显示和PS/2键盘 Keyboard接线:PS/2--------51 1 DATA------P3.4 3 GND VCC CLK-------P3.3 接在51的外部中断,触发方式为低电平...
仿真标准串口,用于升级原串口外围设备,或者通过USB 增加额外串口。 ● 计算机端Windows 操作系统下的串口应用程序完全兼容,无需修改。 ● 硬件全双工串口,内置收发缓冲区,支持通讯波特率50bps~2Mbps。 ● 支持5、6、7 或者8 个数据位,支持奇校验、偶校验、空白、标志以及无...