随着电子技术的快速发展，各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面，时钟同步技术都发挥着极其重要的作用，得到了广泛的推广。对于分布式采集系统来说，中心主站需要对来自于不同采集设备的采集数据进行汇总和分析，得到各个采集点对同一事件的采集时间差异，通过对该时间差异的分析，最终做出对事件的准确判断。如果分布式采集系统中的各个采集设备不具有统一的时钟基准，那么得到的各个采集时间差异就不能反映出实际情况，中心主站也无法准确地对事件进行分析和判断，甚至得出错误的结论。因此，时钟同步是分布式采集系统正常运作的必要前提。 目前国内外时钟同步领域常用的技术有GPS授时技术，锁相环技术和IRIG-B 码等。GPS授时技术虽然精度高，抗干扰性强，但是由于需要专用的GPS接收机，若单纯使用GPS 授时技术做时钟同步，就需要在每个采集点安装接收机，成本较高。锁相环是一种让输出信号在频率和相位上与输入参考信号同步的技术，输出信号的时钟准确度和稳定性直接依赖于输入参考信号。IRIG-B 码是一种信息量大，适合传输的时间码，但是由于其时间精度低，不适合应用于高精度时钟同步的系统。基于上述分析，本文结合这三种常用技术，提出了一种基于FPGA的分布式采集系统时钟同步控制技术。该技术既保留了GPS 授时的高精确度和高稳定性，又具备IRIG-B时间码易传输和低成本的特性，为分布式采集系统中的时钟同步提供了一种新的解决方案。 本文中的设计采用了Ublox公司的精确授时GPS芯片LEA-5T，通过对GPS芯片串行时间信息解码，获得准确的UTC时间，并实现了分布式采集系统中各个采集设备的精确时间打码。为了能够使整个分布式采集系统具有统一的高精度数据采集时钟，本论文采用了数模混合的锁相环技术，将GPS 接收芯片输出的高精度秒信号作为参考基准，生成了与秒信号高精度同步的100MHZ 高频时钟。本文在FPGA 中完成了IRIG-B 码的编码部分，将B 码的准时标志与GPS 秒信号同步，提高了IRIG-B 码的时间精度。在分布式采集系统中，IRIG-B时间码能直接通过串口或光纤将各个采集点时间与UTC时间统一，节约了各点布设GPS 接收机的高昂成本。最后，通过PC104总线对时钟同步控制卡进行了数据读取和测试，通过实验结果的分析，提出了改进方案。实验表明，改进后的时钟同步控制方案具有很高的时钟同步精度，对时钟同步技术有着重大的推进意义！
上传时间： 2013-08-05
上传用户：lz4v4
芯片资料，时钟芯片的相关资料，希望大家多多指教，多多交流。
上传时间： 2013-06-25
上传用户：天诚24
现代喷气织机以其高速、高性能等优势，占据了无梭织机的大部分市场，并成为最有发展前景的一种织机。送经、卷取机构是织机控制系统的重要组成部分，其对经纱张力的控制精度已成为评定织机质量的重要技术指标。因此，提高和改善喷气织机的电子送经和卷取控制系统的性能非常必要，而且，开发具有高速、高精度的独立电子送经和卷取控制模块具有广阔的应用前景。 本课题研究开发了一款独立的电子送经和卷取控制模块，通过人机界面或CAN通讯对该控制系统所需参数进行设置，使其可以根据参数设置应用于不同型号的喷气织机。通过对系统的控制分析，本课题主要从硬件电路设计、软件控制及张力控制算法三个方面进行研究。 首先，通过对喷气织机的性能要求及控制器结构与性能的综合考虑，系统采用以高速ARM7TDMI为内核的低功耗微处理器LPC2294作为系统控制器，该控制器不仅速度快、性能稳定，而且其丰富的外围模块大大简化了硬件电路的设计。硬件电路设计采用模块化设计方法，主要功能模块包括嵌入式最小系统模块、主轴编码器采集模块、张力采集模块、电机控制模块、通讯模块、人机界面模块、输入输出信号模块等。根据系统需要，对各个模块的控制器件进行选取，并设计出各个模块的接口电路。最后，为了提高系统的稳定性和可靠性，在硬件电路设计中采取了隔离、去耦等硬件抗干扰措施。 在软件设计方面，系统采用嵌入式实时操作系统μC/OS-II，便于系统升级和维护。在系统硬件平台的基础上，根据设计要求对操作系统内核进行剪裁和移植，并对系统时钟节拍进行修改。结合硬件电路及系统控制要求，对系统启动代码进行修改；并根据系统对各个功能模块控制的时效性要求，对系统任务进行合理规划。为了说明系统采用该RTOS的可行性，对实时性要求最高的张力采集任务进行了实时性分析。对CAN通讯协议进行制定和编程实现，并对I2C、CAN和LCD驱动程序进行开发，另外，对每个任务的功能及控制流程和任务间及任务与中断间的信息通讯进行了说明。系统在软件方面也采用了一定的抗干扰技术，对硬件抗干扰进行补充。 最后，针对经纱张力的非线性和滞后性等复杂特性，对张力调节采用模糊参数自整定PID控制算法，设计出张力模糊参数自整定PID控制器。并在Matlab及Simulink工具下，对PID控制器下的张力算法及模糊参数自整定PID控制器下的张力算法进行仿真研究。而且对张力模糊PID控制算法在LPC2294中的实现进行了说明。关键词：ARM； μC/OS-II；喷气织机；送经卷取；模糊PID
上传时间： 2013-06-11
上传用户：ivan-mtk
FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出了电荷泵锁相环器件参数的计算表达式。其次，研究了环形振荡器和锁相环的相位噪声特性。由于噪声性能是时钟发生器设计中的关键指标，本工作对此进行了较为详细的分析。相位噪声和抖动是衡量时钟信号的两个主要指标。文中从理论上推导了一阶锁相环的噪声特性，并建立了由噪声分析抖动和由抖动分析噪声的解析表达式关系，并讨论了环路低噪声设计的基本原则。在前面讨论和分析的基础上，利用Hynix0.35umCMOS工艺设计了200MHz电荷泵锁相环时钟发生器，并进行了仿真。设计中环形振荡器的延迟单元采用replica偏置结构，把延迟单元输出摆幅限定在确定范围，尾电流源采用cascode结构，增强电路对电源和衬底噪声的抑制作用。通过增加限流管，改善电荷泵中的开关的非理想特性。
上传时间： 2013-04-24
上传用户：变形金刚
基本信息 ·出版社：清华大学出版社 ·页码：360 页 ·出版日期：2005年10月 ·ISBN：7302115095 ·条形码：9787302115090 ·版本：第1版 ·装帧：平装 ·开本：16开 Pages Per Sheet -------------------------------------------------------------------------------- 内容简介 《电子设计从零开始》全书分为三大部分，共17章。第1章至第8章深入浅出地介绍了模拟电路的相关知识；第9章至第11章是数字电路部分，介绍了一些基本概念和系统开发过程中经常使用的器件；从第12章到结束是以51单片机为例的单片机应用技术介绍，其中有大量的实例和完整的程序。 电子设计涉及的知识面广、难度大，初学者往往不知从何入手。《电子设计从零开始》结合了作者多年的学习与辅导经验，全面系统地介绍了进行电子设计与制作所需要的各种知识，包括模拟电路、数字电路和单片机应用基础，并结合Multisim仿真软件对大部分实例进行了演示。 -------------------------------------------------------------------------------- 编辑推荐 《电子设计从零开始》通过“讲故事”的形式将这三部分内容逐步展开，并结合电路仿真软Multisim 2001对一些实例进行了演示和验证。着眼技术的应用，并不苛求计算和深刻的理论理解正是《电子设计从零开始》编写时的目的；讲求通俗易懂，在阅读时应当注意提取知识点和实例中蕴含的技巧。书中还有一个特点就是插图丰富，这对理解所讲内容是很有帮助的。 《电子设计从零开始》适合电类本、专科学生作为全面掌握电子设计基础知识的参考书；也可作为无线电爱好者的实例参考用书；对于学有余力的非电类工科学生以及对电子设计感兴趣的中学生朋友来说，也是一本很好的全面了解电子设计基础知识的入门读物。 -------------------------------------------------------------------------------- 目录 第一章 走进电子技术 第二章 收音机里蕴含知识 第三章 制作第一件电子作品 第四章 从扩音机中学放大器 第五章 制作一台多媒体音箱 第六章 振荡器丰富多彩 第七章 集成电路ABC 第八章 传感器及其他器件 第九章 数字启航 第十章 逻辑门应用 第十一章 翻转与计数 第十二章 单片机就在我们身边 第十三章 单片机和LED 第十四章 单片机下命令 第十五章 跑马灯 第十六章 马表与时钟 第十七章 采集我们的声音 附录A Multisim2001的安装 附录B Multisim2001的菜单栏 附录C Multisim2001中的虚拟仪表 附录D 数字电路综合设计——数字钟 附录E ASCⅡ码表 参考文献 ……
上传时间： 2013-06-05
上传用户：HGH77P99
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
提出了一种针对学校的专用电子日历，除基本的时间显示功能外，还有温度显示和倒计时提醒功能。系统以AT89S51单片机和DS12C887实时时钟日历芯片作为核心，利用DS18B20数字温度传感器测量环境温度。系统电路简单，性能可靠，操作简单，实时性好，时间和温度精度高。该电子日历可应用于一般学校的办公室和教室中，给教师和学生带来更多的方便。
标签： 电子日历
上传时间： 2013-11-21
上传用户：sc965382896
摘要： 多功能电子万年历的设计是以AT089C54单片机为核心，结合DS1 302时钟芯片和DS1 8820温度传感器构成单片机控制电路，实现时间、星期、公历和农历的日期、温度、二十四节气、生肖、公历节日、闹铃等功能，全部信息可通过1 2864点阵式液晶直观显示。整机电路使用+5V稳压电源，有掉电保护功能，可长时间稳定工作。
上传时间： 2013-10-21
上传用户：czl10052678
论述了多点定闹电子日历钟系统的设计,在VRS51L3074单片机的控制下,使用串行时钟芯片 DS12887,实现时间和闹钟的设置功能。
上传时间： 2013-10-08
上传用户：zxc23456789
介绍了EMCCD 的结构原理, 详细分析了EMCCD 的噪声来源。利用在EMCCD 芯片内嵌入独特的全固态电子倍增结构, 实现放大信号, 抑制噪声的功能。通过对几种主要噪声的数学模型进行分析, 总结出EMCCD 噪声的3 点特性: EM 增益有效抑制了读出噪声; EM 增益过程产生的噪声因子对倍增结构之前的噪声有放大作用; 时钟感生电荷(CIC) 的影响在EMCCD 中变得重要。提高增益、深度制冷、时钟波形优化等方法可有效抑制噪声。
上传时间： 2013-11-03
上传用户：邶刖
