十多年来，随着信息技术、电子技术和通讯技术的发展，嵌入式系统已经获得了空前的应用和发展。随着嵌入式应用系统功能复杂度的提高、对软件产品的非功能约束的特别关注以及由于市场的激烈竞争导致嵌入式软件推出周期的缩短，都使得嵌入式软件开发人员面临着严峻的危机和挑战。传统的结构化开发方法已经显得力不从心，于是嵌入式软件开发人员在软件开发中引入了目前较为流行的“面向对象方法(OO)”，．但是目前对该方法的应用还只是停留在传统的以编程为中心的嵌入式软件开发方法上，不能很好地保证软件复用和代码的重用，因此难以满足市场对嵌入式软件开发效率和开发质量的要求。 本课题的研究内容是应用面向对象方法的框架技术，对嵌入式系统领域的专有结构组件进行封装，创新性地提出了面向嵌入式系统领域的通用实时框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有优点一最大限度实现软件重用外，最突出的是具备以下两个特点： 1、功能和非功能的分离 在应用面向对象的技术时，传统的嵌入式软件开发方法关注的重点是软件结构和功能分解，、忽略了嵌入式环境下特殊的非功能性要求。为了在实现系统功能需求的同时，保证软件系统的非功能性需求的实现，ARTIC框架引入了面向方面的思想，、把系统的非功能性需求从功能模块中分离出来，为它们单独设计组件。开发人员在应用该框架进行嵌入式软件设计时，只需要关注功能需求的实现，对于实时性、调度等非功能需求的实现可以通过调用ARTIC提供的时间管理模型和任务调度模型直接实现。 2、基于状态机的主动对象设计模式 根据嵌入式系统通常由多个控制线程组成的特点，应用基于状态机的主动对象设计模式，把嵌入式软件系统构建成多个主动对象的缉合。相对于传统的面向对象方法，本文提出的主动对象的最大特点在于：它提供对事件队列、控制线程和表示主动对象动态行为状态机等的封装，并且该模式可以直接支持嵌入式系统的并行性。 ARTIC框架的应用能够帮助嵌入式软件的开发人员快速地开发出高质量的嵌入式软件，除此之外，因为它包含了一个微小的实时操作系统(RTOS) 报包装，在某些场合可以作为一个简易的RTOS使用。为了验证ARTIC的性能，本文将该框架应用于硬币搬送实时控制系统的开发设计，从该系统的应用中充分体现了ARTIC框架的优点。
上传时间： 2013-06-21
上传用户：cxl274287265
随着电子技术的不断发展和进步，嵌入式系统也越来越广泛的渗入到人类生活的方方面面。我们生活中常用的手机、数码相机、掌上电脑、便携式扫描仪等等都应用到了嵌入式系统。 论文首先介绍了嵌入式系统，包括嵌入式系统的构成、特点、发展趋势以及FPGA在嵌入式中的应用等，指明嵌入式系统设计一般可分为硬件设计和软件设计两部分。 硬件设计部分，首先介绍了FPGA的相关知识，包括FPGA构成、特性、开发工具、开发流程等，并对论文中选用的Altera公司的CyclonⅡ器件做了详细的介绍。利用SOPC Builder、NiosⅡ等工具设计创建了NiosⅡ CPU内核，添加以太网、Flash、PIO以及VGA接口等模块，生成了一个Nios CPU内核，完成硬件设计。 软件设计部分，研究了嵌入式操作系统的发展、种类、特点等，简单介绍了几种代表性的嵌入式操作系统。选择嵌入式操作系统时，综合考虑了内核、可移植性、可裁剪性、外挂模块、成本、服务等各种因素，最终选用μCLinux操作系统。详细介绍了μCLinux的特点、基本架构、代码结构等。利用NiosⅡIDE为宿主机建立Linux开发环境。在IDE里配置Linux内核和文件系统，编译后上载到做好的硬件平台上。启动μCLinux后将一个C语言编写的九宫格求解程序下载到开发板中运行，检验运行结果，验证嵌入式系统的正确性。 论文所做的只是嵌入式系统的一个应用实例。实际应用过程中，用户可以根据自己的实际需要对软硬件进行修改，以实现不同的功能。
上传时间： 2013-07-19
上传用户：zhuoying119
扩频通信技术因为具有较强的抗干扰、抗噪声、抗多径衰落能力、较好的保密性、较强的多址能力和高精度测量等优点，在军事抗干扰和个人通信业务中得到了很大的发展。尤其是基于扩频理论的CDMA通信技术成为国际电联规定的第三代移动通信系统的主要标准化建议后，标志着扩频通信技术在民用通信领域的应用进入了新阶段。 近年来，随着微电子技术和电子设计自动化(EDA)技术的迅速发展，以FPGA和CPLD为代表的可编程逻辑器件凭借其设计方便灵活等特点广泛应用于数字信号处理领域。 本论文正是采用基于FPGA硬件平台来实现了一个直接序列扩频通信基带系统，该系统的实现涉及扩频通信和有关FPGA的相关知识，以及实现这些模块的VHDL硬件描述语言和QuartusⅡ开发平台，目标是实现一个集成度高、灵活性强、并具有较强的数据处理能力的扩频通信基带系统。 本论文中首先对扩频通信的基础理论做了探讨，着重对直序扩频的理论进行了分析；其次根据理论分析，设计了全数字直接序列扩频基带系统的结构，完成了扩频序列的产生、信息码的输入和扩频。重点完成了对基带扩频信号的相关解扩和几种同步捕获电路的设计，将多种专用芯片的功能集成在一片大规模FPGA芯片上。在论文中列出了部分模块的VHDL程序，并在QuartusⅡ仿真平台上完成各部分模块的功能仿真。
上传时间： 2013-04-24
上传用户：chenjjer
通信与信息技术行业飞速发展，已成为我国支柱产业之一。随着该行业的迅速发展，社会对具备实际动手能力人才的需求也不断增加，高校通信教学改革势在必行。在最初的通信原理实验设备中每个实验独立占用一块硬件资源，随着EDA技术的发展，实验设备厂商将CPLD/FPGA技术作为独立的一项实验内容，加入到通信原理实验设备中。FPGA技术具备集成度高、速度快和现场可编程的优势，适合高集成度和高速的时序运算。本文总结现有通信原理实验设备的优缺点，采用FPGA技术设计出集验证性和设计性于一体，具备较高的综合性和系统性的通信原理实验系统。 本系统提供了一个开放性的硬件、软件平台，从培养学生实际动手能力出发，利用FPGA在通用的硬件上实现所有实验内容。学生在本系统上除了能完成已固化的实验内容，还可以实现电子设计开发和验证。这对培养学生的实践能力大有裨益。 本文结合数字通信系统基本模型，把基于FPGA的通信原理实验系统划分为信号源模块、发送端模块、信道仿真模块、接收端模块和同步模块几部分。其中，模拟信号源采用DDS技术，能够生成非常高的频率精度，可作为任意波形发生器。发送端和接收端模块结合到一起组成多体制调制解调器，形成多频段、多波形的软件无线电系统。载波同步采用全数字COSTAS环提取技术，具备良好的载波跟踪特性，利用对载波相位不敏感 的Gardner算法跟踪位同步信号。 本文首先介绍了通信原理实验系统的研究现状和意义；然后根据通信系统模型从《通信原理》各个章节中提炼出各模块的实验内容，分别列出各实验的数字化实现模型；继而根据各模块资源需求选取合适FPGA芯片，并给出硬件设计方案；最后，给出各模块在FPGA上具体实现过程、系统测试结果及分析。测试和实际运行结果表明设计方法正确，且功能和技术指标满足设计要求。 关键词：通信原理，实验系统，FPGA，DDS，多体制调制解调，全数字COSTAS环，位同步
上传时间： 2013-07-07
上传用户：evil
随着电子技术的快速发展，各种电子设备对时间精度的要求日益提升。在卫星发射、导航、导弹控制、潜艇定位、各种观测、通信等方面，时钟同步技术都发挥着极其重要的作用，得到了广泛的推广。对于分布式采集系统来说，中心主站需要对来自于不同采集设备的采集数据进行汇总和分析，得到各个采集点对同一事件的采集时间差异，通过对该时间差异的分析，最终做出对事件的准确判断。如果分布式采集系统中的各个采集设备不具有统一的时钟基准，那么得到的各个采集时间差异就不能反映出实际情况，中心主站也无法准确地对事件进行分析和判断，甚至得出错误的结论。因此，时钟同步是分布式采集系统正常运作的必要前提。 目前国内外时钟同步领域常用的技术有GPS授时技术，锁相环技术和IRIG-B 码等。GPS授时技术虽然精度高，抗干扰性强，但是由于需要专用的GPS接收机，若单纯使用GPS 授时技术做时钟同步，就需要在每个采集点安装接收机，成本较高。锁相环是一种让输出信号在频率和相位上与输入参考信号同步的技术，输出信号的时钟准确度和稳定性直接依赖于输入参考信号。IRIG-B 码是一种信息量大，适合传输的时间码，但是由于其时间精度低，不适合应用于高精度时钟同步的系统。基于上述分析，本文结合这三种常用技术，提出了一种基于FPGA的分布式采集系统时钟同步控制技术。该技术既保留了GPS 授时的高精确度和高稳定性，又具备IRIG-B时间码易传输和低成本的特性，为分布式采集系统中的时钟同步提供了一种新的解决方案。 本文中的设计采用了Ublox公司的精确授时GPS芯片LEA-5T，通过对GPS芯片串行时间信息解码，获得准确的UTC时间，并实现了分布式采集系统中各个采集设备的精确时间打码。为了能够使整个分布式采集系统具有统一的高精度数据采集时钟，本论文采用了数模混合的锁相环技术，将GPS 接收芯片输出的高精度秒信号作为参考基准，生成了与秒信号高精度同步的100MHZ 高频时钟。本文在FPGA 中完成了IRIG-B 码的编码部分，将B 码的准时标志与GPS 秒信号同步，提高了IRIG-B 码的时间精度。在分布式采集系统中，IRIG-B时间码能直接通过串口或光纤将各个采集点时间与UTC时间统一，节约了各点布设GPS 接收机的高昂成本。最后，通过PC104总线对时钟同步控制卡进行了数据读取和测试，通过实验结果的分析，提出了改进方案。实验表明，改进后的时钟同步控制方案具有很高的时钟同步精度，对时钟同步技术有着重大的推进意义！
上传时间： 2013-08-05
上传用户：lz4v4
现代电子系统中，FIR数字滤波器作为数字信号处理技术的重要组成部分，以其良好的线性特性在许多领域内被广泛的应用。在工程实践中，往往要求信号处理具有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。 随着可编程逻辑器件和EDA技术的发展，越来越多的人开始应用FPGA实现FIR滤波器，既保证了信号处理的实时性，又可兼顾灵活性的要求。但是普遍存在的问题是不能根据被滤波信号特点动态调整滤波器的滤波系数，只能完成单一特性的滤波工作。 本文将FPGA的快速性和计算机的灵活性通过USB2.0总线有机地结合起来，设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数，通过USB2.0对FPGA芯片内部的FIR多阶滤波器进行参数配置，实现数字滤波器参数可调；配置后的FPGA滤波单元完成对A/D采集的信号进行滤波运算，滤波后的数据经过缓存后通过USB2.0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换，保证了系统的有序运行。 本文通过性能测试和应用实例对系统进行验证。实验证明：该基于FPGA的可调参数FIR滤波系统参数配置方便，可以根据实际需要动态调整滤波参数，并且滤波效果良好，可有效滤除噪声信号。
上传时间： 2013-07-26
上传用户：KSLYZ
LED显示屏是LED点阵模块或者像素单元组成的平面显示屏幕。自从诞生以来，以其亮度高、视角广、寿命长、性价比高的特点，在交通、广告、新闻发布、体育比赛、电子景观等领域得到了广泛应用。 LED显示屏控制器作为控制LED屏显示图像、数据的关键，是整个LED视频显示系统的核心。本文研究的是对全彩色同步LED屏的控制，控制LED屏同步显示在上位机显示系统中某固定位置处的图像。根据已有的LED显示屏及其驱动器的特点，提出了一种可行的方案并进行了设计。系统主要分为两个部分：视频信号的获取，视频信号的处理。 经过分析比较，决定从显卡的DVI接口获得视频源，视频源经过DVI解码芯片TFP401A的解码后，可以获得图像的数字信息，这些信息包括红、绿、蓝三基色的数据以及行同步、场同步、使能等控制信号。这些信号将在视频信号处理模块中被使用。 信号处理模块在接收视频信号源后，对数据进行处理，最后输出数据给驱动电路。在信号处理模块中，采用了可编程逻辑器件FPGA来完成。可编程逻辑器件具有高集成度、高速度、高可靠性、在线可编程（ISP）等特点，所以特别适合于本设计。利用FPGA的可编程性，在FPGA内部划分了各个小模块，各小模块中通过少量的信号进行联系，这样就将比较大的系统转化成许多小的系统，使得设计更加简单，容易验证。本文分析了驱动电路所需要的数据的特点，全彩色灰度级的实现方式，决定把系统划分为视频源截取、RGB格式转化、位平面分离、读SRAM地址发生器、写SRAM地址发生器、读写SRAM选择控制器、灰度实现等模块。 最后利用示波器和SignalTap II逻辑分析仪等工具，对系统进行了联合调试。改进了时序、优化了布局布线，使得系统性能得到了良好的改善。 在分析了所需要的资源的基础上，课题决定采用Altera的Cyclone EP1C12 FPGA设计视频信号处理模块，在Quartus II和modelsim平台下，用Verilog HDL语言开发。
上传时间： 2013-05-19
上传用户：玉箫飞燕
互感器是电力系统中电能计量和继电保护中的重要设备，其精度和可靠性与电力系统的安全性、可靠性和经济运行密切相关。随着电力工业的发展，传统的电磁式互感器已经暴露出一系列的缺陷，电子式互感器能很好的解决电磁式互感器的缺点，电子式互感器逐步替代电磁式互感器代表着电力工业的发展方向。目前，国产的互感器校验仪主要是电磁式互感器校验仪，电子式互感器校验仪依赖于进口。电子式互感器的发展，使得电子式互感器校验仪的研制势在必行。 本课题依据国际标准IEC60044-7、IEC60044-8和国内标准GB20840[1].7-2007、GB20840[1].8-2007，设计了电子式互感器检验仪。该校验仪采用直接法对电子式互感器进行校验，即同时测试待校验电子式互感器和标准电磁式互感器二次侧的输出信号，比较两路信号的参数，根据比较结果完成电子式互感器的校验工作。论文首先介绍了电子式互感器结构及输出数字信号的特征，然后详细论述了电子式互感器校验仪的硬件及软件设计方法。硬件主要采用FPGA技术设计以太网控制器RTL8019的控制电路，以实现电子式互感器信号的远程接收，同时设计A/D芯片MAX125的控制电路，以实现标准电磁式互感器模拟输出的数字化。软件主要采用FPGA的SOPC技术，研制了MAX125和RTL8019的IP核，在NiosIIIDE集成开发环境下，完成对硬件电路的底层控制，运用准同步算法和DFT算法开发应用程序实现对数字信号的处理。最终完成电子式互感器校验仪的设计。 最后进行了相关的实验，所研制的电子式互感器校验仪对0.5准确级的电子式电压互感器和0.5准确级电子式电流互感器分别进行了校验，对其额定负荷的20％、100％、120％点做为测量点进行测量。经过对实验数据的处理分析可知，校验仪对电子式互感器的校验精度满足0.5％的比差误差和20’的相位差。本课题的研究为电子式互感器校验仪的研制工作提供了理论和实践依据。
上传时间： 2013-04-24
上传用户：569342831
随着社会的发展，人们对电力需求特别是电能质量的要求越来越高。但由于非线性负荷大量使用，却带来了严重的电力谐波污染，给电力系统安全、稳定、高效运行带来严重影响，给供用电设备造成危害。如何最大限度的减少谐波造成的危害，是目前电力系统领域极为关注的问题。谐波检测是谐波研究中重要分支，是解决其它相关谐波问题的基础。因此，对谐波的检测和研究，具有重要的理论意义和实用价值。 目前使用的电力系统谐波检测装置，大多基于微处理器设计。微处理器是作为整个系统的核心，它的性能高低直接决定了产品性能的好坏。而这种微处理器为主体构成的应用系统，存在效率低、资源利用率低、程序指针易受干扰等缺点。由于微电子技术的发展，特别是专用集成电路ASIC(ApplicationSpecificIntegratedCircuit)设计技术的发展，使得设计电力系统谐波检测专用的集成电路成为可能，同时为谐波检测装置的硬件设计提供了一个新的发展途径。本文目标就是设计电力系统谐波检测专用集成电路，从而可以实现对电力系统谐波的高精度检测。采用专用集成电路进行谐波检测装置的硬件设计，具有体积小，速度快，可靠性高等优点，由于应用范围广，需求量大，电力系统谐波检测专用集成电路具有很好的应用前景。 本文首先介绍了国内外现行谐波检测标准，调研了电力系统谐波检测的发展趋势；随后根据装置的功能需求，特别是依据其中谐波检测国标参数的测量算法，为系统选定了基于FPGA的SOPC设计方案。 本文分析了电力系统谐波检测专用集成电路的功能模型，对专用集成电路进行了模块划分。定义了各模块的功能，并研究了模块间的连接方式，给出了谐波检测专用集成电路的并行结构。设计了基于FPGA的谐波检测专用集成电路设计和验证的硬件平台。配合专用集成电路的电子设计自动化(EDA)工具构建了智能监控单元专用集成电路的开发环境。 在进行FPGA具体设计时，根据待实现功能的不同特点，分为用户逻辑区域和Nios处理器模块两个部分。用户逻辑区域控制A/D转换器进行模拟信号的采样，并对采样得到的数字量进行谐波分析等运算。然后将结果存入片内的双口RAM中，等待Nios处理器的访问。Nios处理器对数据处理模块的结果进一步处理，得到其各自对应的最终值，并将结果通过串行通信接口发送给上位机。 最后，对设计实体进行了整体的编译、综合与优化工作，并通过逻辑分析仪对设计进行了验证。在实验室条件下，对监测指标的运算结果进行了实验测量，实验结果表明该监测装置满足了电力系统谐波检测的总体要求。
上传时间： 2013-04-24
上传用户：yw14205
温湿度是影响粮食储藏的重要参数，两者之间是相互关联的，温湿度控制不好必然引起粮食发热和霉变，且极易产生连锁反应，从而造成难以挽回的损失。温湿度的控制直接影响到粮食存储系统的性能。冈此，粮食温湿度测控技术在农业上的应用是十分重要的。本文研究基于FPGA的粮仓温湿度监制系统。 设计了基于FPGA的粮仓温湿度监控系统，该系统主要由温湿度传感器、控制电路、单片机和上位机构成。单片机主要完成温度数据的采集和上位机的通讯；控制电路基于FPGA进行设计，主要负责采集湿度信息，计算温湿度偏差及其变化率，通过调用模糊控制算法对温湿度进行模糊控制，单片机通过RS485总线和上位机进行串口通信，使上位机能够实时记录，显示温湿度变化值和控制过程曲线。该系统实现了粮仓内温湿度的实时监测，使管理人员可以实时掌控粮仓内的温湿度情况。 采用FPGA设计控制电路简化了系统的组成和外围数字电路，易于系统扩展和升级，内部集成了信号处理、控制、检测电路，减少了系统的体积，缩短了开发周期，大大增强了系统的可靠性；配合功率驱动、电源等外围电路，完成信号采集、处理和控制等功能，节省了开发成本，使粮仓温湿度控制系统更加集成化。这也恰恰更加符合当今电子产品高精度，集成化的要求。 系统采用直接输出数字量的DS1820温度传感器和湿度传感器HS1101并将HS1101与555定时器组成振荡电路，其输出为频率脉冲信号，与湿度值成线性关系，该频率脉冲信号可直接送入FPGA进行计数，这样温湿度传感器输出的信号都没有经过放大、A/D转换，进一步减少了测量误差。控制电路采用了VHDL硬件描述语言进行编写。本装置已作出实样，通过了调试，已达到预期效果。
上传时间： 2013-06-16
上传用户：731140412
