用单片机实现温度远程显示摘 要：文章介绍了用AT89S8252单片机的串行接口与智能温度巡回检测仪（XJ-08S）通过RS—485总线相互通讯实现热水温度远程显示的一种低成本解决方案，内容涉及RS—485总线通讯、单片机驱动数码管显示、数据转换以及键盘处理软硬件设计等内容。关键词：单片机 RS—485总线 数码管显示 数据转换 键盘处理一、前 言目前检测温度一般采用热电偶或热敏电阻作为传感器，这种传感器至仪表之间一般都要用专用的温度补偿导线，而温度补偿导线价格很贵，并且线路太长也会影响测量精度。在实际应用中往往需要对较远处（1KM左右）的温度信号进行监视。现有的解决方案有很多，例如：1、 在现场用智能仪表对温度信号进行测量，用计算机作上位机与智能仪表进行通讯来实现远程温度监测（采用这种方案要增加计算机设备及相关计算机软件）。2、 NCU+DDC实现远程温度监测。用两个DDC，一个安装在现场测量温度，另一个安装在监视地，两个DDC通过NCU进行通讯从而实现远程温度监测。但以上方案都存在成本高的问题，有没有低成本的解决方案呢？其实，在单片机应用日益广泛的今天，完全可以用单片机以极低的成本来实现远程温度监测。二、问题的提出我单位管理的锅炉房同时给两栋建筑物内的两家酒店供应蒸汽，由安装在两栋建筑物地下室的热交换器进行热交换后产生热水送给客房。从锅炉房至两个热交换站的距离分别约600米，值班人员要不停地奔波于两个热交换站与锅炉房之间进行设备巡视，检查热水温度是否控制在规定的范围，这样不仅增加了值班人员的劳动强度，同时也使锅炉房经常无人(因每班1人值班)。如果能在锅炉房显示两个热交换站内各热交换器的热水温度，则值班人员仅在热水温度异常时才需到各热交换站检查设备，这样便可解决上述问题。我公司曾就此问题找专业公司作过方案，其报价在人民币１０万元左右，后因种种原因该项目未实施。经过分析，本人发现可以用单片机+智能仪表以低成本实现温度远程显示，并且经过实验取得了成功，现将设计方案简述如下：三、控制要求及解决方案选择 1、 两个热交换站分高低区共安装有8个热交换器，正常水温在45oC至65oC之间；两个热交换站与锅炉房的距离分别为500米和600米左右。2、 要求在锅炉房能以巡回及定点两种方式显示8个热交换器的热水温度，巡回方式以3秒为周期轮流更新及显示各热交换器热水温度。定点方式时每按上键或下键一次则显示上或下一个热交换器热水温度，每3秒自动更新数据一次。3、 根据控制要求选择单片机+智能仪表的解决方案：用带通讯接口的智能仪表安装在现场测量温度，设计制作一个单片机装置完成与智能仪表的通讯及数据显示。四、通讯协议、智能仪表选择及其参数介绍因热水温度信号变化较慢，因而对通信的速度要求不高，对于这种低速率远距离的通讯选用RS-485总线适宜。RS-485是EIA（美国电子工业联合会）在1983年公布的新的平衡传输标准，是工业界使用最为广泛的双向、平衡传输线标准接口，它以半双工方式通信，支持多点连接，传统驱动器允许创建多达32个节点的网络，且其具有传输距离远（最大传输距离为1200M），传输速度快（1200M时为100KBPS）等优点。其连接方法如下图所示。
上传时间： 2013-10-12
上传用户：luopoguixiong
用VHDL语言进行MCS－51兼容单片机ip核开发
上传时间： 2013-10-28
上传用户：nem567397
quartus ii 数字钟设计 东南大学大二电路实验验收资料
上传时间： 2013-10-14
上传用户：diets
用VerilogHDL实现基于FPGA的通用分频器的设计
标签： VerilogHDL FPGA 分频器
上传时间： 2013-10-28
上传用户：xiaoxiang
1999年-51期-用89C51控制的数字测温仪
上传时间： 2013-10-27
上传用户：哈哈haha
quartus ii 数字钟设计 东南大学大二电路实验验收资料
上传时间： 2013-10-20
上传用户：dengzb84
针对数字钟双面板设计较为复杂的问题，利用国内知名度最高、应用最广泛的电路辅助设计软件Protel dxp 2004进行了电路板设计，本文提供了设计的一些方法和技巧，快速、准确地完成数字钟双面电路板的设计，采用双面板设计，布线面积是同样大小的单面板面积的两倍，其布线可以在两面间互相交错，所以更节省空间。
上传时间： 2013-11-05
上传用户：天涯
用VerilogHDL实现基于FPGA的通用分频器的设计
标签： VerilogHDL FPGA 分频器
上传时间： 2015-01-02
上传用户：oooool
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。 关键词：Verilog HDL；硬件描述语言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上传时间： 2013-11-10
上传用户：hz07104032
i2c总线的vhdl实现和vxworks的文件系统
上传时间： 2015-01-06
上传用户：王小奇
