用C语言实现的算法：用一个随机数生成一个动态链表，再对他进行排序
上传时间： 2013-12-24
上传用户：anng
问题描述 设计一个由正规文法生成First集和Follow集并进行简化的算法动态模拟。(算法参见教材) 【基本要求】 动态模拟算法的基本功能是： （1） 输入一个文法G； （2） 输出由文法G构造FIRST集的算法； （3） 输出First集； （4） 输出由文法G构造FOLLOW集的算法； （5） 输出FOLLOW集。
上传时间： 2017-09-18
上传用户：冇尾飞铊
生成约束Delaunay三角网算法是处理二维平面点分布最优问题的关键，该文献提出的方法可以帮助生成网络。
上传时间： 2015-03-28
上传用户：zhangsongbo
使用 Matlab 生成可供 DSP C6748 使用的算法
上传时间： 2017-08-08
上传用户：qwerttt
该文档为基于近似技术的图像处理算法快速生成直方图简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
标签： 图像处理
上传时间： 2021-10-28
上传用户：
随着电力电子技术的飞速发展,越来越多的电力电子装置被广泛应用到各个领域,其中相当一部分负荷具有非线性或具有时变特性,使电网中暂态冲击、无功功率、高次谐波及三相不平衡问题日趋严重,给电网的供电质量造成严重的污染和损耗.因此,对电力系统进行谐波抑制和无功补偿,提高电网供电质量变得十分重要.电力有源滤波器(Active Power Filter,简称APF)与无源滤波器相比,APF具有高度可控制和快速响应特性,并且能跟踪补偿各次谐波、自动产生所需变化的无功功率和谐波功率,其特性不受系统影响,无谐波放大威胁.并联型电力有源滤波器(Shunt Active Power Filter,简称SAPF)更是得到了广泛的应用. 近年来,自适应算法中的递推最小二乘法(简称RLS)应用越来越广泛,该算法简单,收敛速度快.应用基于RLS自适应算法的滤波器(简称RLS滤波器),可以快速有效的滤除杂波,同时自动调整滤波器参数,不断改进滤波性能,最终得到所需的信号. 本文研究了基于平均功率和RLS自适应算法的并联型有源滤波器.它的参考电流是一个同电网相电压同相位的三相平衡的有功电流,它包含两个分量:一个是由实测的三相负载瞬时功率计算得到的,基于平均功率算法的电网应该为负载各相提供的有功电流瞬时参考值；另一个是为了维持有源滤波器中逆变器的直流母线电压基本恒定,主要通过RLS滤波器计算得出的电网各相应该提供的有功电流瞬时参考值.两个分量的计算共同构成了该有源滤波器参考电流的计算.补偿电流指令值与实际补偿电流比较生成控制逆变桥工作的PWM脉冲,生成补偿电流,达到补偿负载无功和抑制谐波的目的. 应用RLS滤波器得到维持直流母线电压恒定的直流侧有功系数A<,dc>,克服了传统PI控制中参数难以得到且由于参数过于敏感而导致补偿后电流纹波太大的问题.使得当稳态时SAPF自身的功率损耗和暂态负载变化时因为直流侧电容提供电网和负载之间的有功功率差而引起的电压的波动迅速反馈到指令电流的计算中.RLS算法收敛快,SAPF实时性大大提高.基于该方法的SAPF结构简单,无需锁相器. 根据本文的算法应用MATAB建立了仿真系统,仿真结果表明基于该算法的SAPF的可行性和实时性.
上传时间： 2013-04-24
上传用户：mfhe2005
全球定位系统(Global Positioning System—GPS)是新一代卫星导航定位系统，具有全球、全天候、连续、高精度导航与定位功能，能够为广大用户提供精确的三维坐标、速度和时间信息。因此，GPS系统被广泛地应用于生活中的各个领域。GPS系统用户主要是各种型号的接收机，而捕获跟踪技术是接收机的关键技术，同时也是一个技术难点。在GPS接收机中，导航电文是用户定位和导航的数据基础，为了得到导航电文必须要对GPS信号进行捕获跟踪。本文详细研究了GPS信号捕获跟踪技术，并进行了FPGA设计。 @@ 本文首先概述了GPS系统信号结构和GPS接收机工作原理，对GPS信号调制机理进行详细地阐述，重点分析了C/A码生成原理和特性。 @@ 其次叙述了GPS信号捕获的基础理论，重点研究时域滑动相关捕获方法，深入分析其算法和性能。用MATLAB中Simulink软件包搭建了可自由修改参数的GPS中频发生器，并在此平台上，对GPS信号时域滑动相关捕获算法进行仿真与分析。 @@ 接着重点研究了GPS信号跟踪技术，系统分析码跟踪环路和载波跟踪环路结构框图以及算法。在码跟踪环路方面，选用并分析了能分离载波的非相干超前滞后码锁定环的工作机理。在载波跟踪环路中选用对导航电文数据相位翻转不敏感的科斯塔斯环，并用数学模型分析GPS信号的解调过程。之后对整个跟踪环路进行MATLAB仿真，结果表明环路参数设计满足要求，并能成功解调出GPS导航电文。 @@ 最后本文在QuartusII环境下完成对GPS信号捕获跟踪系统的FPGA设计。根据对相关器硬件结构框架，对算法中各个模块的实现进行详细的说明，包括顶层设计到CA码、NCO等重要模块设计，并给出了仿真结果。 @@关键词：GPS接收机；捕获；跟踪；MATLAB仿真：FPGA
上传时间： 2013-06-16
上传用户：jacking
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题，使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性，在长的编码分组时，相距很远的信息比特参与统一校验，这使得连续的突发差错对译码的影响不大，编码本身就具有抗突发差错的特性。 本文首先介绍了LDPC码的基本概念和基本原理，其次，具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法，特别是准循环LDPC码的构造以及RU算法、贪婪算法，并在此基础上采用贪婪算法对RU算法进行了改进。 最后，选用Altera公司的Stratix系列FPGA器件EPls25F67217，实现了码长为504的基于RU算法的LDPC编码器。在设计过程中，为节省资源、提高速度，在向量存储时采用稀疏矩阵技术，在向量相加时采用通过奇校验直接判定结果的方法，在向量乘法中，采用了前向迭代方法，避开了复杂的矩阵求逆运算。结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
上传时间： 2013-06-09
上传用户：66wji
在当今的广播系统中，绝大部分的视频信号是隔行采样的。采用这种扫描格式，能够大幅度地减少视频的带宽，但也会引起彩色爬行、画面闪烁、边缘模糊及锯齿等现象。这种缺陷经人尺寸屏幕放大后就更加明显。为改善画面的视觉效果，去隔行技术应运而生。同时，视频信号本身的低帧频也会导致行抖动、线爬行以及大面积闪烁等视觉效果上的缺陷。增加扫描频率会把这些视觉缺陷搬移到人眼不敏感的高频区域上去从而产生较好的主观图象质量。而为了适应不同显示终端以及对图像大小变化的要求就必须对原始信号分辨率即每帧行数和每行像素数进行变换。因此去隔行、帧频转换、分辨率变换成为视频格式转换的基本内容。 FPGA 的出现是VLSI技术和EDA技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。使用FPGA器件可以大大缩短系统的研制周期，减少资金投入。另外采用FPGA器件可以将原来的电路板级产品集成芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便的对设计进行在线修改。 该文在介绍了视频格式转换中的主要算法后，重点对去隔行、帧频转换、分辨率变换的FPGA综合实现方案进行了由简单到复杂的深入研究，分别给出了最简解决方案、基于非线性算法的解决方案和基于运动补偿的解决方案。最简解决方案利用线性算法将去隔行，帧频转换，分辨率变换三项处理同时实现，达到FPGA内部资源和外部RAM耗用量都为最小的要求，是后续复杂方案的基础。其中去隔行采用场合并方式，帧频转换采用帧重复方式，分辨率变换采用均匀插值方式。基于非线性算法的解决方案中加入了对静止区域的判断，静止区域的输出像素值直接选用相应位置的已存输入数据，非静止区域的输出像素值通过对已存输入数据进行非线性运算得出。基于运动补偿的解决方案在对静止区域进行判断和处理的基础上，对欲生成的变频后的场间插值帧进行运动估计，根据运动矢量得出非静止区域的输出像素值。其中为求得输入场间相应时间位置上的插值帧输出数据，该方案采用了自定义的前后向块匹配运动估计方式，通过对三步搜索算法的高效实现，将SAD 值进行比较得出运动矢量。
上传时间： 2013-07-19
上传用户：米卡
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。同时，流水线寄存器能够寄存蝶形运算中的公共项，这样在设计蝶形处理器时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。 为了进一步提高FFT的运算速度，本文在深入研究各种乘法器算法的基础上，为蝶形处理器设计了一个并行乘法器。在实现该乘法器时，本文采用改进的布斯算法，用以减少部分积的个数。同时，使用华莱士树结构和4-2压缩器对部分积并行相加。 本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元，地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符，证明了本文所提出的算法的正确性。 另外，本文还对设计结果提出了进一步的改进方案，在乘法器内加入一级流水线寄存器，使FFT的速度能够提高到当前速度的两倍，这在实时性要求较高的场合具有极高的实用价值。
上传时间： 2013-07-18
上传用户：wpt
