虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

生产计划

  • 时钟分相技术应用

    摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79  文献标识码:A   文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。

    标签: 时钟 分相 技术应用

    上传时间: 2013-12-17

    上传用户:xg262122

  • 晶体管代换手册下载

    为使本书成为国内目前  最新、最全、最适用的晶体管  代换手册,编者根据国内外  出版的最新资料,在1992年  最新增订版的基础上,又增  加了数千种日本晶体管和数  千种欧州晶体管型号及其代  换的国内外型号,并且,还介  绍了美国1985年以前生产  的3N型场效应管及其代换  型号。  本手册介绍了数万种国  外晶体管(包括部分场效应  管)的型号、用途、极性、主要  参数、国外代换型号、国内代  换型号以及具有管脚排列和  实际尺寸的外形图。手册还  介绍了中国、国际、美国、日  本等半导体器件型号命名法  等内容。  本手册的特点是:资料  新颖,型号齐全,查阅方便,  实用性强,可供业余无线电  爱好者、电子和通讯专业的  工人和工程技术人员使用。

    标签: 晶体管 代换手册

    上传时间: 2013-12-11

    上传用户:liu999666

  • 超高频窄带单级低噪声放大器的设计

    文中介绍了一款超高频窄带低噪声放大器电路,该电路结构小巧(20 mm ×13 mm ,厚度为0.6 mm),功能可靠、稳定。放大器芯片采用3SK318YB,该芯片具有高增益、低噪声等特点。电路主要用于超高频段微波通信,电路拓扑结构采用反馈型、稳定衰减器法和低端增益衰减法进行设计。生产成品并经测试,该产品性价比高,完全达到了设计要求

    标签: 超高频 窄带 低噪声放大器

    上传时间: 2013-11-03

    上传用户:xja31415

  • 揭密PROTEL DXP软件的PCB设计技巧

    Protel DXP 是第一个将所有设计工具集于一身的板级设计系统,电子设计者从最初的项目模块规划到最终形成生产数据都可以按照自己的设计方式实现。Protel DXP 运行在优化的设计浏览器平台上,并且具备当今所有先进的设计特点,能够处理各种复杂的 PCB设计过程。Protel DXP 作为一款新推出的电路设计软件,在前版本的基础上增加了许多新的功能。新的可定制设计环境功能包括双显示器支持,可固定、浮动以及弹出面板,强大的过滤及增强的用户界面等。通过设计输入仿真、PCB 绘制编辑、拓扑自动布线、信号完整性分析和设计输出等技术融合,Protel DXP 提供了全面的设计解决方案。    PCB电路板设计的一般原则包括: 电路板的选用、电路板尺寸、元件布局、布线、焊盘、

    标签: PROTEL DXP PCB 软件

    上传时间: 2013-10-22

    上传用户:909000580

  • MENTOR中测试点的自动添加功能介绍

    随着 EDA  设计的蓬勃发展,加之高速器件的大面积应用,单板的密度越来越大,提高 PCB单板的设计效率,已经成为我们亟待解决的问题。而 PCB 单机布线所花费的时间往往成为制约某一项目进度的瓶颈, 为大幅度提高单板整体设计效率,使用 MENTOR 公司的 ExpeditionPCB 布线器进行多人协同设计能很好地解决这个问题。而为了验证生产质量,需要在单板上添加在线测试点,如何应用 Mentor 布线工具来自动添加测试点提高工作效率显得尤为重要,本文就如何使用 ExpeditionPCB布线器自动添加测试点给出一些基本方法。 [关键词]  Mentor、测试点、提高效率

    标签: MENTOR 测试点 自动

    上传时间: 2014-12-24

    上传用户:yunfan1978

  • AD中关于Gerber文件的输出

    PCB设计完成后我们需要进行Gerber文件的输出,方便PCB板厂进行生产,下面以一个6层板为实例,给大家介绍下Gerber文件输出的步骤和详细设置。

    标签: Gerber 输出

    上传时间: 2013-11-07

    上传用户:hopy

  • 表面贴片技术指南_值得学习研究

    关于电子产品器件组装、PCBA生产、DFM(可制造性设计)、测试策略、维修的资料,很详细,值得学习研究

    标签: 表面贴片

    上传时间: 2013-12-24

    上传用户:古谷仁美

  • PADS原理图与PCB设计学习计划

    pads学习入门

    标签: PADS PCB 原理图

    上传时间: 2014-01-02

    上传用户:SimonQQ

  • PCB设计标准

    PCB工程设计标准与生产工艺

    标签: PCB 设计标准

    上传时间: 2013-11-23

    上传用户:kang1923

  • PCB可制造性设计技术要求

    我司是专业PCB样板制造的生产企业www.syjpcb.com/w 现在我司工程部提供的PCB设计规则要求

    标签: PCB 可制造性 设计技术

    上传时间: 2013-12-17

    上传用户:fanxiaoqie