1引言电荷耦合器CCD具有尺寸小、精度高、功耗低、寿命长、测量精度高等优点，在图像传感和非接触测量领域得到了广泛应用。由于CCD芯片的转换效率、信噪比等光电特性只有在合适的时序驱动下才能达到器件工艺设计所要求的最佳值，以及稳定的输出信号，因此驱动时序的设计是应用的关键问题之一。通用CCD驱动设计有4种实现方式：EPROM驱动法；IC驱动法；单片机驱动法以及可编程逻辑器件（PLD）驱动法。基于FPGA设计的驱动电路是可再编程的，与传统的方法相比，其优点是集成度高、速度快、可靠性好。若要改变驱动电路的时序，增减某些功能，仅需要对器件重新编程即可，在不改变任何硬件的情况下，即可实现驱动电路的更新换代。2CD1501DCCD工作参数及时序分析
上传时间： 2022-06-23
上传用户：
近年来使用上位机与可编程控制器通信的应用软件发展迅速，如WINCC、组态王软件、VC、VB等，既可以实现二者的通信，也能制作出良好的人机监控界面。下面分别简要介绍上述各软件的性能特点：1.SIMATIC WINCC是德国西门子公司开发的，它提供了丰富的选件（options）和附加件（add-ons）。它的系统设计，模块化结构，以及灵活的扩展方式，使其不但可以做单用户应用，还可以做多用户应用。WINCC集生产自动化和过程自动化于一体，实现了相互之间的整合，同时它制作的界面是完全国际化的。2.组态王软件是北京亚控科技发展公司自主知识产权的组态软件。它应用的非常广泛，在图形处理和画面设计方面十分方便，并且有强大的控件，且编程十分的简单，对于工程人员上手十分容易。3.VC是微软公司开发的一种可视化编程软件，其功能十分强大，它在数据处理能力以及运算方面有着独到之处，并且提供有十分强大的函数库可供编程人员进行调用，在图形处理以及界面的设计方面的功能也十分突出，被广泛应用在工业控制领域。
上传时间： 2022-06-25
上传用户：
使用的是API编程,可格式化、校验和读写特殊扇区。可用作Windows下的磁盘加密。本函数还有以下两个缺点以待改进： 1.本函数还只能读能读 A: 和 B:,即只能对软盘操作 2.不能改变磁盘扇区大小，只能是标准的 512 个字节。 参数说明: command 操作: 0 重置磁盘 2 读扇区 3 写扇区 4 校验磁道 5 格式化磁道 8 得到设备参数 (int 1EH) drive 驱动器 A:=0 B:=1 head 磁头号,范围 0 - 1 track 磁道号,范围 0 - 84 ( 80 - 84 为特殊磁道，通常用来加密 ) sector 扇区号,范围 0 - 255 ( 19 - 255 为非标准扇区编号，通常用来加密) nsectors 每次读或写的扇区数,不能超出每磁道的最大扇区数 buffer 数据写入或读出的缓冲区，大小为 512 个字节 返回值 ( 同 Int 13H ): 0x0 成功 0x1 无效的命令 0x3 磁盘被写保护 0x4 扇区没有找到 0xa 发现坏扇区 0x80 磁盘没有准备好
上传时间： 2013-12-05
上传用户：moerwang
本书以奥地利贝加莱公司的B&R 2000系列可编程计算机控制器（PCC）为背景，系统地介绍了最新的可编程控制器的工作原理、指令系统、编程方法、网络通讯等，力求将这一领域的最新技术成果介绍给读者。
上传时间： 2016-01-25
上传用户：sevenbestfei
TL431应用.TL431,A、B集成电路是三端可编程并联稳压二极管。
上传时间： 2014-01-07
上传用户：84425894
二: 普通计算器的设计说明: 1 普通计算器的主要功能(普通计算与逆波兰计算): 1.1主要功能: 包括 a普通加减乘除运算及带括号的运算 b各类三角与反三角运算（可实现角度与弧度的切换） c逻辑运算， d阶乘与分解质因数等 e各种复杂物理常数的记忆功能 f对运算过程的中间变量及上一次运算结果的储存. G 定积分计算器（只要输入表达式以及上下限就能将积分结果输出） H 可编程计算器（只要输入带变量的表达式后，再输入相应的变量的值就能得到相应的结果） I 二进制及八进制的计算器 j十六进制转化为十进制的功能。 *k (附带各种进制间的转化器)。 L帮助与阶乘等附属功能
上传时间： 2013-11-26
上传用户：yzy6007
超声理论与技术的快速发展，使超声设备不断更新，超声检查已成为预测和评价疾病及其治疗结果不可缺少的重要方法。超声诊断技术不仅具有安全、方便、无损、廉价等优点，其优越性还在于它选用诊断参数的多样性及其在工程上实现的灵活性。 全数字B超诊断仪基于嵌入式ARM9+FPGA硬件平台、LINUX嵌入式操作系统，是一种新型的、操作方便的、技术含量高的机型。它具有现有黑白B超的基本功能，能够对超声回波数据进行灵活的处理，从而使操作更加方便，图象质量进一步提高，并为远程医疗、图像存储、拷贝等打下基础，是一种很有发展前景、未来市场的主打产品。全数字B型超声诊断仪的基本技术特点是用数字硬件电路来实现数据量极其庞大的超声信息的实时处理，它的实现主要倚重于FPGA技术。现在FPGA已经成为多种数字信号处理（DSP）应用的强有力解决方案。硬件和软件设计者可以利用可编程逻辑开发各种DSP应用解决方案。可编程解决方案可以更好地适应快速变化的标准、协议和性能需求。 本论文首先阐述了医疗仪器发展现状和嵌入式计算机体系结构及发展状况，提出了课题研究内容和目标。然后从B超诊断原理及全数字B超诊断仪设计入手深入分析了B型超声诊断仪的系统的硬件体系机构。对系统的总体框架和ARM模块设计做了描述后，接着分析了超声信号进行数字化处理的各个子模块、可编程逻辑器件的结构特点、编程原理、设计流程以及ARM处理模块和FPGA模块的主要通讯接口。接着，本论文介绍了基于ARM9硬件平台的LINUX嵌入式操作系统的移植和设备驱动的开发，详细描述了B型超声诊断仪的软件环境的架构及其设备驱动的详细设计。最后对整个系统的功能和特点进行了总结和展望。
上传时间： 2013-05-28
上传用户：sssnaxie
传统PLC使用时会出现一些问题，如程序死循环、程序跑飞、需要庞大的编译系统作支持和不能实现精确位置控制等等；而发展到OPENPLC后，这些问题依然存在。为了更好地解决这些问题，本文提出一种全新的可编程控制器现场集成技术，用FPGA来实现PLC的功能，抛弃传统PLC“程序”的概念，以“硬件线路”来实现控制功能，不论在经济上还是在性能上都具有更大的优势。 本课题在对国内外可编程控制器，重点是HardPLC的开发和应用的进展进行概述和分析的基础上，系统开展了HardPLC组成模块原理及其仿真模拟的研究。本研究的主要贡献为： 1.对比分析了CPLD和FPGA的性能特点，阐明了Xilinx公司FPGA芯片结构的两个创新概念，指出了其优越性能的结构基础； 2.系统分析了用HardPLC实现控制系统时的一些通用模块，对每个模块的工作原理进行了深入的探讨，用VHDL语言建立了每个模块的模型，在此基础上进行了仿真、综合，为进一步研究可编程控制器的现场集成奠定了基础； 3.在仿真综合的基础上，用所建立的模型完成了特定逻辑控制系统的控制要求，充分展示了其实际应用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基础上，确定了应用于实际的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本课题研究建立的模型对于开发具有我国自主知识产权的HardPLC组成IP库具有一定的理论意义；对特定系统的控制实现，充分展示了基于FPGA的可编程控制器现场集成技术可以广泛应用于工控领域，加大推广力度和建立更多的IP库，在许多应用场合可以取代传统的PLC控制系统，为工控领域提供高可靠、低价格、简单易操作的解决方案，这将带来巨大的社会经济效益；所确定的FPGA芯片配置模式可广泛应用于对FPGA芯片配置数据的加载，在实践生产中具有重要的实用价值。
上传时间： 2013-05-30
上传用户：dtvboyy
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
82C55A是高性能，工业标准，并行I/O的LSI外围芯片；提供24条I/O脚线。 在三种主要的操作方式下分组进行程序设计82C88A的几个特点：(1)与所有Intel系列微处理器兼容；(2)有较高的操作速度；(3)24条可编程I/O脚线；(4)底功耗的CHMOS；(5)与TTL兼容；(6)拥有控制字读回功能；（7）拥有直接置位/复位功能；（8）在所有I/O输出端口有2.5mA DC驱动能力；（9）适应性强。方式0操作称为简单I/O操作，是指端口的信号线可工作在电平敏感输入方式或锁存输出。所以，须将控制寄存器设计为：控制寄存器中:D7=1; D6 D5=00; D2=0。D7位为1代表一个有效的方式。通过对D4 D3 D1和D0的置位/复位来实现端口A及端口B是输入或输出。P56表2-1列出了操作方式0端口管脚功能。
上传时间： 2013-10-26
上传用户：brilliantchen
