随着混沌理论应用于产生伪随机序列的发展，用现场可编程逻辑门阵列实现了基于TD—ERCS混沌的伪随机序列发生器．为了便于硬件实现并减少硬件占用资源．对原算法(即基于TD—ERCS构造伪随机序列发生器的算法)进行了适当改进，密钥空间缩减到2⋯．设计采用双精度浮点运算，选用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系统仿真实验．系统的硬件电路占用17716个逻辑单元，占芯片资源88％，工作频率50 MHz，EPRS产生速率10 Mbps．
上传时间： 2013-11-21
上传用户：许小华
介绍了基于Xilinx Spartan- 3E FPGA XC3S250E 来完成分辨率为738×575 的PAL 制数字视频信号到800×600 的VGA 格式转换的实现方法。关键词: 图像放大; PAL; VGA; FPGA 目前, 绝大多数监控系统中采用的高解析度摄像机均由47 万像素的CCD 图像传感器采集图像, 经DSP 处理后输出的PAL 制数字视频信号不能直接在VGA 显示器上显示, 而在许多场合需要在VGA 显示器上实时监视, 这就需要将隔行PAL 制数字视频转换为逐行视频并提高帧频, 再将每帧图像放大到800×600 或1 024×768。常用的图像放大的方法有很多种, 如最临近赋值法、双线性插值法、样条插值法等[ 1] 。由于要对图像进行实时显示, 本文采用一种近似的双线性插值方法对图像进行放大。随着微电子技术及其制造工艺的发展, 可编程逻辑器件的逻辑门密度有了很大提高, 现场可编程逻辑门阵列( FPGA) 有着逻辑资源丰富和可重复以及系统配置的灵活性, 同时随着微处理器、专用逻辑器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越来越强, 因此FPGA 在现代电子系统设计中发挥着越来越重要的作用。本课题的设计就是采用VHDL 描述, 基于FPGA 来实现的。
上传时间： 2014-02-22
上传用户：a1054751988
剖析Intel IA32 架构下C 语言及CPU 浮点数机制 Version 0.01 哈尔滨工业大学 谢煜波 （email: xieyubo@126.com 网址:http://purec.binghua.com） （QQ:13916830 哈工大紫丁香BBSID:iamxiaohan） 前言 这两天翻看一本C 语言书的时候，发现上面有一段这样写到 例：将同一实型数分别赋值给单精度实型和双精度实型，然后打印输出。 #include <stdio.h> main() { float a double b a = 123456.789e4 b = 123456.789e4 printf(“％f\n％f\n”,a,b) } 运行结果如下：
标签： Version xieyubo Intel email
上传时间： 2013-12-25
上传用户：徐孺
问题描述 序列Z=<B，C，D，B>是序列X=<A，B，C，B，D，A，B>的子序列，相应的递增下标序列为<2，3，5，7>。 一般地，给定一个序列X=<x1,x2,…,xm>，则另一个序列Z=<z1,z2,…,zk>是X的子序列，是指存在一个严格递增的下标序列〈i1,i2,…,ik〉使得对于所有j=1,2,…,k使Z中第j个元素zj与X中第ij个元素相同。 给定2个序列X和Y，当另一序列Z既是X的子序列又是Y的子序列时，称Z是序列X和Y的公共子序列。 你的任务是：给定2个序列X、Y，求X和Y的最长公共子序列Z。
上传时间： 2014-01-25
上传用户：netwolf
基于fft算法的原理，采用硬件描述语言VHDL和现场可编程逻辑门阵列（FPGA）建立了算法逻辑的硬件模型
上传时间： 2013-12-22
上传用户：qlpqlq
设计编程实现矩阵相乘的Strassen算法，具体要求： （1）矩阵阶数n由用户输入（注意n非 2k 时的处理） （2）n阶矩阵A、B调用随机函数自动生成，限定矩阵元素在0-10之间 （3）输出A、B、C=A*B （4）请在实验报告中“程序设计（方案）说明部分”写明你如何实现矩阵划分、矩阵结果合并 （5）请在源代码中对主要函数功能、变量、语句进行注释 （6）请采用结构程序设计方法或面向对象程序设计方法，对各子功能用函数实现，不要一个主函数完成所有工作
上传时间： 2014-01-13
上传用户：ruixue198909
pcf project dds sdfsd sdcsc sdcsc sdxcs gh fgb dfv fdgbvfg b fg fb fgbv gbfbf s bgtb fgbfv b fbvf v fbg b v fgg ffg fggfv.
标签： sdcsc fdgbvfg project fgbfv
上传时间： 2014-12-19
上传用户：xwd2010
可编程逻辑器件相关专辑 96册 1.77G可编程序控制器基础与编程技巧 340页 7.9M.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
DS1302 是 DALLAS 公司推出的涓流充电时钟芯用 内含有一个实时时钟/日历和31字节静态RAM，通过简单的串行接口与单片机进行通信。实时时钟/日历电路提供秒、分、时、日、日期、月、年的信息，每月的天数和闰年的天数可自动调整，时钟操作可通过AM/PM指示决定采用24或12 小时格式。DS1302 与单片机之间能简单地采用同步串行的方式进行通信，仅需用到三个口线: (DRES(复位)，(2)I/O(数据线), (B)SCLK(事行时钟)。时钟/RAM的读/写数据以会个字节或多达31个字节的字符组方式通信。DS1302 工作时功耗很低，保持数据和时钟信息时功率小于1mW。 DS1302是由DS1202 改进而来，增加了以下的特性:双电源管脚用于主电源和备份电源供应，Vcc!为可编程涓流充电电源，附加七个字节存储器。它广泛应用于电话、传真、便携式仪器以及电池供电的仪器仪表等产品领域。
上传时间： 2022-01-06
上传用户：zhanglei193
FPGA的作用与简介.pdf1. 什么是 FPGA ? 一个 FPGA 是一种包含有一个可重配置的门阵列逻辑电路矩阵的设备。通过配置， FPGA 的内部电路以一定方式相连接，从而创建了软件应用的一个硬件实现。与处 理器不同，FPGA 使用专用硬件进行逻辑处理，而不具有操作系统。FPGA 在本质 上是完全并行的，故不同的处理操作不必竞争相同的资源。因此，增加额外的处理 时，应用某一部分的性能不会受影响。而且，多个控制循环可以以不同的速率在单 个 FPGA 设备上运行。基于 FPGA 的控制系统可以加强关键互锁逻辑，也可以通 过设计防止操作人员强夺 I/O。然而，不同于拥有固定硬件资源的硬连接的印制电 路板（PCB）设计，基于 FPGA 的系统可以完全重新连接其内部电路，以支持控制 系统在现场部署后可以重新配置。FPGA 设备提供了专用硬件电路所特有的性能与 可靠性。 单个 FPGA 可以通过在单个集成电路（IC）芯片上集成数百万个逻辑门以代替数 以千计的分立元件。一个 FPGA 芯片的内部资源包括一个被 I/O 组块环围的可配置 逻辑组块（CLB）矩阵。在 FPGA 矩阵内，信号通过可编程的互连开关和连线传递。 CompactRIO 入门教程 2 CompactRIO 入 门 教 程 图 2.FPGA 芯片的内部构造
标签： fpga
上传时间： 2022-02-18
上传用户：
