msp430系列单片机时钟模块主要有以下部件构成：·高速晶体振荡器·低速晶体振荡器·数字控制振荡器·锁频环FLL以及锁频环增强版本FLL+为适应系统和具体应用需求，MSP430系列单片机的系统时钟须满足以下不同要求：·高频率，用于对系统硬件需求和外部事件快速反应。·低频率，用于降低电流消耗。·稳定的频率，以满足定时应用，如实时时钟RTC。·低Q值振荡器，用于保证开始及停止操作最小时间延迟。为了实现上面这些要求，我们在实际中采用锁频环FLL以及锁频环增强版本FLL+等部件来将晶振频率倍频至系统频率：LFXT1满足了低功耗以及使用32768Hz晶振的要求，晶振只需经过XIN和XOUT两个引脚连接，不需要其他外部器件。LFXT1振荡器在PUC信号有效时开始工作，PUC信号有效后会将SR寄存器（状态寄存器）中的OscOff位复位，即允许LFTX1工作。
标签： msp430
上传时间： 2022-07-28
上传用户：
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
附件是51mini仿真器中文使用手册，其中包括有51mini的驱动，USB安装指南及USB驱动程序。 2003 年 SST 公司推出了 SST89C54/58 芯片，并且在官方网站公布了单片机仿真程序，配合 KEIL 可以实现标 准 51 内核芯片的单步调试等等，从而实现了一个简单的 51 单片机仿真方案，将仿真器直接拉低到一颗芯片的价 格。 但是， 1 分钱 1 分货，这个仿真方案由于先天的缺陷存在若干重大问题： 占用 p30,p31 端口 占用定时器 2 占用 8 个 sp 空间 运行速度慢 最高通信速度只有 38400，无法运行 c 语言程序。（由于 c 语言程序会调用库文件，每单步一次 的时间足够你吃个早饭） 所以，网上大量销售的这种这种仿真器最多只能仿真跑马灯等简单程序，并没有实际使用价值。51mini 是深 圳市学林电子有限公司开发生产的具有自主知识产权的新一代专业仿真器，采用双 CPU 方案，一颗负责和 KEIL 解 释，另外一颗负责运行用户程序，同时巧妙利用 CPU 的 P4 口通信，释放 51 的 P30,P31，完美解决了上述问题， 体积更小，是目前价格最低的专业级别 51 单片机仿真器，足以胜任大型项目开发。 51mini仿真器创新设计： 1 三明治夹心双面贴片，体积缩小到只有芯片大小，真正的“嵌入式”结构。 2 大量采用最新工艺和器件，全贴片安装，进口钽电容，贴片电解。 3 采用快恢复保险，即便短路也可有效保护。 4 单 USB 接口，无需外接电源和串口，台式电脑、无串口的笔记本均适用。三 CPU 设计，采用仿真芯片＋监控 芯片＋USB 芯片结构，是一款真正独立的仿真器，不需要依赖开发板运行。 5 下载仿真通讯急速 115200bps，较以前版本提高一个数量级(10 倍以上)，单步运行如飞。 6 不占资源，无限制真实仿真（32 个 IO、串口、T2 可完全单步仿真），真实仿真 32 条 IO 脚，包括任意使用 P30 和 P31 口。 7 兼容 keilC51 UV2 调试环境支持单步、断点、随时可查看寄存器、变量、IO、内存内容。可仿真各种 51 指 令兼容单片机，ATMEL、Winbond、INTEL、SST、ST 等等。可仿真 ALE 禁止，可仿真 PCA，可仿真双 DPTR，可仿真 硬件 SPI。媲美 2000 元级别专业仿真器！ 8 独创多声响和 led 指示实时系统状态和自检。 9 独创长按复位键自动进入脱机运行模式，这时仿真机就相当于目标板上烧好的一个芯片，可以更加真实的运 行。这种情况下实际上就变了一个下载器，而且下次上电时仍然可以运行上次下载的程序。 USB 驱动的安装 第一步：用随机 USB 通讯电缆连接仪器的 USB 插座和计算机 USB口；显示找到新硬件向导，选择“从列表或指定位置安装（高级）”选项，进入下一步； 第二步：选择“在搜索中包括这个位置”，点击“浏览”，定位到配套驱动光盘的驱动程序文件夹，如 E:\驱动程序\XLISP 驱动程序\USBDRIVER2.0\，进入下一步； 第三步：弹出“硬件安装”对话框，如果系统提示“没有通过Windows 徽标测试…”，不用理会，点击“仍然继续”，向导即开始安装软件；然后弹出“完成找到新硬件向导”对话框，点击完成。 第四步：系统第二次弹出“找到新的硬件向导”对话框，重复以上几个步骤； 右下角弹出对话框“新硬件已安装并可以使用了”，表明 USB 驱动已成功安装。你可以进入系统的：控制面板\系统\硬件\设备管理器中看到以下端口信息， 表示系统已经正确的安装了 USB 驱动。
上传时间： 2013-11-02
上传用户：猫爱薛定谔
CAT9554 是一款基于I2C 和SMBus 接口的8 位通用型输入输出(GPIO)扩展器件，采用CMOS 工艺，一定程度上可缓解I/O 口紧张问题。CAT9554 由以下部分组成：一个输入寄存器、一个输出寄存器、一个配置寄存器、一个极性反转寄存器和一个兼容I²C 与SMBus 的接口。系统主控制器可以通过写CAT9554 的配置寄存器来配置任何一个引脚的输入输出状态，同时也可以通过写极性反转寄存器来反转任意一个引脚的输入电平状态。
上传时间： 2013-11-19
上传用户：nunnzhy
PCA9544A 是NXP 公司生产的I2C 总线多路复用器，通过该器件可以将一路I2C 总线扩展为4 路I2C 总线。将1 路上行SDA/SCL 通道扩展为4 路下行通道。通过对内部可编程寄存器进行配置，在同一时间可以任意选择一对SCx/SDx 线。器件拥有四路输入中断，INT0到INT3，分别对应着四路下行通道。该器件还有一个输出中断，输出中断的状态由四个输入中断通过“与”逻辑控制。
上传时间： 2013-11-17
上传用户：woshinimiaoye
看门狗定时器的工作原理:WDT 工作原理使能时，WDT 将递增，直到溢出，或称“超时”。除非处于休眠或空闲模式，WDT 超时会强制器件复位。为避免WDT 超时复位，用户必须定期用PWRSAV 或CLRWDT 指令将看门狗定时器清零。如果WDT 在休眠或空闲模式下超时，器件将唤醒并从PWRSAV 指令执行处继续执行代码。在上述两种情况下，WDTO 位（RCON<4>）都会置1，表示该器件复位或唤醒事件是由于WDT超时引起的。如果WDT 将CPU 从休眠或空闲模式唤醒，“休眠”状态位（RCON<3>）或“空闲”状态位（RCON<2>）也会置1，表示器件之前处于省电模式。9.2.1 使能和禁止WDT通过FWDTEN（CW1<7>）配置位可将WDT 使能或禁止。FWDTEN 配置位置1 时，使能WDT。这是已擦除器件的默认值。关于闪存配置字寄存器的更多详细信息，请参见器件数据手册。
上传时间： 2014-01-20
上传用户：mikesering
汇编指令查询器：数据传送指令 MOV 格式: MOV OPRD1,OPRD2 功能: 本指令将一个源操作数送到目的操作数中,即OPRD1<--OPRD2. 说明: 1. OPRD1 为目的操作数,可以是寄存器、存储器、累加器. OPRD2 为源操作数,可以是寄存器、存储器、累加器和立即数. 2. MOV 指令以分为以下四种情况: <1> 寄存器与寄存器之间的数据传送指令 <2> 立即数到通用寄存器数据传送指令 <3> 寄存器与存储器之间的数据传送指令 <4> 立即数到存储器的数据传送 3. 本指令不影响状态标志位
上传时间： 2013-11-13
上传用户：脚趾头
在正常操作期间，一次WDT 超时溢出将产生一次器件复位。如果器件处于休眠状态，一次WDT超时溢出将唤醒器件，使其继续正常操作（即称作WDT 唤醒）。对WDTE 设置位清零可以永久性地关闭WDT。后分频器分配完全是由软件控制，即它可在程序执行期间随时更改。在例26-1 中，如果需要的预分频值不是1:1，就不需要对OPTION_REG 寄存器做初始修改。如果需要的预分频值是1:1，那么先向OPTION_REG 设置一个非1:1 的临时预分频值，在完成其它操作后，在最后修改OPTION_REG 时再设置1:1 的预分频值。这样操作，主要是因为无法知道TMR0 预分频器的当前计数值，而且分频器更改后，该值将变为WDT 后分频器的当前计数值，所以必须遵循示例中的代码顺序。如果没有按照示例中的代码顺序改变OPTION_REG 寄存器，那么无法准确得知WDT 复位前的时间。
上传时间： 2013-11-02
上传用户：674635689
FSM 分两大类：米里型和摩尔型。 组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。 设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。其原因 如下： 首先FSM 和其他设计一样，最好使用同步时序方式设计，好处不再累述。而状态机实现后，状态转移是用寄存器实现的，是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的，之所以第二种比第一种编码方式合理，就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process，block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块，一个为组合逻辑。时序模块设计与书上完全一致，表示状态转移，可分为同步与异步复位。
标签： 状态
上传时间： 2013-10-23
上传用户：yupw24
FSM 分两大类：米里型和摩尔型。 组成要素有输入(包括复位)，状态(包括当前状态的操作)，状态转移条件，状态的输出条件。 设计FSM 的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块，将状态的操作和判断等写到另一个模块中(在Verilog 代码中，相当于使用两个“always” block)。其中较好的方式是后者。其原因 如下： 首先FSM 和其他设计一样，最好使用同步时序方式设计，好处不再累述。而状态机实现后，状态转移是用寄存器实现的，是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的，之所以第二种比第一种编码方式合理，就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process，block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护，更重要的是利于综合器优化代码，利于用户添加合适的时序约束条件，利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块，一个为组合逻辑。时序模块设计与书上完全一致，表示状态转移，可分为同步与异步复位。
标签： 状态
上传时间： 2015-01-02
上传用户：aa17807091
