利用FPGA驱动LED显示
FPGA驱动LED显示:运用硬件描述语言(如VHDL)设计一个显示译码驱动器,即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源,如果显示的位数N较少,可以直接使用静态显示方式,即将每一个数码管都分别连接到不同的8个引脚线上,共需要8×N条引脚线控制....
FPGA驱动LED显示:运用硬件描述语言(如VHDL)设计一个显示译码驱动器,即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源,如果显示的位数N较少,可以直接使用静态显示方式,即将每一个数码管都分别连接到不同的8个引脚线上,共需要8×N条引脚线控制....
附录 光盘说明\r\n本书附赠的光盘包括各章节实例的设计工程与源码,所有工程在下列软件环境下运行通过:\r\n? Windows XP SP2\r\n? MATLAB\r\n? Altera Quartus II \r\n? synplify8.4\r\n? modelsim_a...
LCD 因其轻薄短小,低功耗,无辐射,平面直角显示,以及影像稳定等特点,当今应用非常广泛。CPLD(复杂可编程逻辑器件) 是一种具有丰富可编程功能引脚的可编程逻辑器件,不仅可实现常规的逻辑器件功能,还可以实现复杂而独特的时序逻辑功能。并且具有ISP (在线可编\\r\\n程) [1 ] 功能,便于进...
fpga设计大礼包,包括详细的流程介绍,引脚分配方案,设计思想等...
Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。...