在CPLD内实现声调和时间的控制
在CPLD内实现声调和时间的控制,在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改...
在CPLD内实现声调和时间的控制,在LATTICE的ISPLEVER6.1下编译通过。可以修改定时时间进行声调的修改...
基础知识,ARM的开发利用,MCU的控制...
FPGA控制VGA接口显示汉字!VHDL源码!喜欢的朋友可以看看!...
adi串行AD AD9229的控制使用ISE平台 Verilog语言\r\n...
实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA总线控制逻辑....
AD9289的控制 使用Verilog语言...
控制三相步进电机及光电编码器的采集,当电机停止时,保证三相里面只有一相相通,防止停止时电流过大....
基于cpld的pwm控制设计\r\n采用vhdl.verilog语言设计\r\n对大家比较有用...
FPGA视频控制器设计,FED驱动控制系统的研制与FPGA设计\r\n...
FPGA 在无刷直流电机控制中的应用,学习应用有参考价值...