MAX7044是基于晶振PLL 的VHF/UHF发射器芯片,在300 MHz~450 MHz频率范围内发射OOK/ASK数据,数据速率达到100 kbps,输出功率+13 dBm(50Ω负载),电源电压+2.1~+3.6 V,电流消耗在2.7 V时仅7.7 mA。工作温度范围一40℃~+125℃,采用3 mm×3 mm SOT23 - 8封装。 MAX7033是一个完全集成的低功耗CMOS超外差接收器芯片,接收频率范围在300 MHz~450 MHz的ASK信号。接收器射频输入信号范围从一114 dBm-0dBm。MAX7033芯片内部包含有LNA、差分镜像抑制混频器、PLL、VCO、10.7 MHz IF限幅放大器、AGC、RSSI、模拟基带数据信号恢复等电路。工作电压+3.3 V或+5.0V,250μs启动时间,低功耗模式电流消耗<3.5μA,工作温度-40℃~+105℃,采用TSSOP-28和薄形QFN-EP* *-32封装。 MAXT044发射器芯片与接收器芯片MAX7033配套,适合汽车遥控、无键进入系统、安防系统、车库门控制、家庭自动化、无线传感器等应用。
上传时间: 2017-05-06
上传用户:cuiyashuo
分频器在数字中占有很重要的地位,本文详细解析了奇偶分频的算法!以及小数分频的算法!是一个难得的汇总,还有举例供参考!
上传时间: 2013-12-23
上传用户:独孤求源
介绍了各种分频器的设计,VHDL描述。包括偶数分频器,奇数分频器,办整数分频器
标签: 分频器
上传时间: 2017-05-17
上传用户:haohaoxuexi
参数化分频器,以5为例,能很方便的扩展到参数N
上传时间: 2017-05-24
上传用户:libenshu01
半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!
上传时间: 2014-08-19
上传用户:pompey
此为EDA设计的分频器模块。可以实现三种不同的频率信号,可以通过使用者自由设置频率大小
上传时间: 2013-12-22
上传用户:671145514
标签: Verilog 分频器 N倍奇数分频器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (
标签: Verilog N_odd_divider module 分频器
上传时间: 2014-01-12
上传用户:nanxia
分频器的vhdl描述,在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
上传时间: 2014-01-16
上传用户:奇奇奔奔
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。
上传时间: 2014-11-28
上传用户:1051290259
verilog实现的奇数分频器 针对任何规模的奇数分频
上传时间: 2017-06-18
上传用户:GavinNeko