混合输入
共 21 篇文章
混合输入 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 21 篇文章，持续更新中。
自摸提取软件
可以实现汉字取模，图片取摸，动画等
特性如下：
01。文字输入区输入的文字可以多行输入，每一行的文字数目不限。
02。文字输入完毕后，用Ctrl+Enter结束输入，不再提供工具按钮。
03。取模原则：以字节为单位，若不符合 8 的倍数时，补足位数。看图象就知道哦。
04。当横向取模时是宽度满足上述原则。
05。当纵向取模时是高度满足上述原则。
06。新建图像本为建图标而设，但也可以
_VHDL的混合输入法
EDA技术源代码_VHDL的混合输入法
EDA技术源代码_VHDL的混合输入法
卷积编码和维特比译码的FPGA实现
由于其很强的纠错性能和适合硬件实现的编译码算法，卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展，卫星有效载荷种类的增多和分辨率的不断提高，信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目，在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHD
基于FPGA的GPS相关器设计.rar
全球定位系统(GPS，Global Positioning System)导航卫星系统(NavigationSatellite System)是无线电通信技术、电子计算机技术、测量技术和空间技术相结合的高科技产物，GPS技术的研究对经济建设和国防建设具有重要的战略意义，其中相关器设计是GPS技术核心技术之一，也是影响接收机性能的重要因素。开展多通道相关器核心芯片设计研究，对提高GPS接收机的快捕能
基于FPGA的数据实时无损压缩系统设计.rar
某些复杂环境下的动态测试系统具有测试精度高、数据量大、传输距离远、无线传输速度慢等特点，这给数据的存储与传输造成很大的困难，采用硬件进行实时无损压缩就成为必要。本研究课题就是在这一背景下提出的。 本文设计了一种基于FPGA的数据实时无损压缩系统，算法采用LZW算法。首先通过对比分析常用数据无损压缩算法的特点得出LZW算法在实时性、实现复杂度、所需的存储容量、算法的压缩效果和适用的场合方面都有不错的
ispLEVER培训教程(FPGA).doc
ispLEVER 是Lattice 公司最新推出的一套EDA软件。提供设计输入、HDL综合、验证、器件适配、布局布线、编程和在系统设计调试。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。软件中含有不同的工具，适用于各个设计阶段。软件包含Synplicity公司的“Synplify”、Exemplar Logic公司的“Leonado”综合工具
ispLEVER2.0培训教程
ispLEVER2.0是一套完整的EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。
ispLEVER2
ispLEVER2.0是一套完整的EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xil
图形提取软件
01。文字输入区输入的文字可以多行输入，每一行的文字数目不限。
02。文字输入完毕后，用Ctrl+Enter结束输入，不再提供工具按钮。
03。取模原则：以字节为单位，若不符合 8 的倍数时，补足位数。看图象就知道哦。
04。当横向取模时是宽度满足上述原则。
05。当纵向取模时是高度满足上述原则。
06。新建图像本为建图标而设，但也可以新建不超过1000x1000的图象（理论上如此，实际
Altium Designer如何在原理图中自建原理图库
<p>Altium Designer如何在原理图中自建原理图库</p><p style="text-indent: 42px">Altium Designer6.9是Altium公司的桌面板级电路设计系统，它集原理图设计输入、PCB设计绘制、模拟电路仿真、数字电路仿真、VHDL混合输入、FPGA设计、信号完整性分析等诸多功能于一体，是非常优秀的EDA软件．Altium Designer6.9提供了
windml中英文混合输入
windml中英文混合输入，对于windml中英文输入的使用者有很大好处
介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。
介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。
ISPLEVER2
ispLEVER2.0是一套完整的EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xil
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。
一、 功能说明
已完成功能
混合串口调试工具_软件下载
软件名称：Commix混合串口调试工具软件版本：1.0 软件作者：周陈平作者邮件：ggenien@163.com 软件容量：193KB 软件语言：简体中文授权形式：免费软件应用平台：Win95/98/NT/2000 发布日期：2001年11月06日软件介绍： 很好的串口调试工具，能够混合输入、显示16进制数、10进制数、ASCII字符，能按多种常用
混合串口调试工具_软件下载
软件名称：Commix混合串口调试工具软件版本：1.0 软件作者：周陈平作者邮件：ggenien@163.com 软件容量：193KB 软件语言：简体中文授权形式：免费软件应用平台：Win95/98/NT/2000 发布日期：2001年11月06日软件介绍： 很好的串口调试工具，能够混合输入、显示16进制数、10进制数、ASCII字符，能按多种常用
通用阵列逻辑GAL实现基本门电路的设计
通用阵列逻辑GAL实现基本门电路的设计<br />
一、实验目的<br />
1.了解GAL22V10的结构及其应用；<br />
2.掌握GAL器件的设计原则和一般格式；<br />
3.学会使用VHDL语言进行可编程逻辑器件的逻辑设计；<br />
4.掌握通用阵列逻辑GAL的编程、下载、验证功能的全部过程。<br />
二、实验原理<br />
1. 通用阵列逻辑GAL22V10<br />
基于EPM7192的RS232转IO接口模块的设计与实现
介绍了用于自动控制设备控制板卡的软硬件设计方法，该卡以EPM7192为核心，由电源电路、晶振电路、232接口电路、IO接口电路、主处理电路等5部分组成，控制通讯接口采用RS232，叙述了用混合输入实现该设计的方法[1]，并用VHDL语言实现整个软件接收控制部分，最后给出了应用测试情况。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/8290
基于CPLD的VHDL语言数字钟(含秒表)设计
<p>
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。</p>
<p>
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计
ispLEVER2
ispLEVER2.0是一套完整的EDA软件。设计输入可采用原理图、硬件描述语言、混合输入三种方式。能对所设计的数字电子系统进行功能仿真和时序仿真。编译器是此软件的核心，能进行逻辑优化，将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图件。软件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xil