基于CPLD/FPGA的出租车计费器
实现出租车计费功能的CPLD/FPGA方案,采用硬件逻辑设计,具备高实时性和稳定性,可直接用于生产环境的嵌入式系统开发。适用于交通设备控制与计费逻辑实现。
消费支出技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
实现出租车计费功能的CPLD/FPGA方案,采用硬件逻辑设计,具备高实时性和稳定性,可直接用于生产环境的嵌入式系统开发。适用于交通设备控制与计费逻辑实现。
提出了在QuartusII 9.0 软件平台上,基于FPGA的出租车计费器的设计方案。通过VHDL描述出租车计费系统的操作流程及控制方案,实现模拟汽车的启动、停止、计费、暂停、预置等功能,并用LCD1602显示车费、里程、等待时间、行驶单价...
利用Verilog HDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性.源程序经MAX+PLUS...
主要功能有: 费用管理 所有费用 增加收入 增加支出 费用类型 报销人 费用统计 用户管理 增加用户 登陆信息 后台登录页面: login.jsp 用户:admin 密码:admin
基于使用户刷卡消费的数据可进行采集存储的目的,采用了在FPGA平台上设计一种射频卡实时消费记录系统的方法。该系统采用了FATFS文件系统,可将用户数据及时保存到SD卡之中。通过对软硬件模块和上位机的设计,采用FPGA为开发平台,...