普通8051单片机上电复位时普通I/O口为弱上拉高电平输出，而很多实际应用要求上电时某些工/0口为低电平输出，否则所控制的系统(如马达)就会误动作，现STC12系列单片机由于既有弱上拉输出又有强推挽输出，就可以很轻松的解决此问题。
上传时间： 2013-10-27
上传用户：aesuser
如何为keil c51编写自己display接口
上传时间： 2013-10-12
上传用户：huxiao341000
华为技术手册
标签： 华为技术
上传时间： 2013-11-12
上传用户：yyxy
电梯的开关门过程是一个变速运动过程 ,需要对电梯门系统的驱动电机进行调速控制；本文提出了一种以高性能单片微机87C196MC 为核心的电梯门机变频调速控制系统，功率驱动电路采用驱动MOSFET 的专用集成电路IR2130；分析了基于PWM 技术控制电梯门机运行的方法；采用单片微机和功率驱动专用集成电路将门系统电机的交流变频器和驱动控制器集为一体,得到了一种可靠性高、控制灵活、成本低、体积小的电梯门机控制器。关键字：变频器；正弦脉宽调制；电梯门机系统 电梯的门机系统是电梯的一个非常重要的子系统。门机系统性能的优劣直接关系着整个电梯系统能否正常地运行。所以说，对门机系统的设计开发及制造是电梯系统设计开发及制造的一个关键环节。从控制这个角度来说，研究的重点应侧重于如何把先进的变频调速技术应用到门机系统中，使门机系统能高效经济可靠地运行。在目前的工程实践中，交流电机的变频调速策略主要有两种方法，即正弦脉宽调制方法（SPWM）和空间矢量脉宽调制方法（SVPWM）。其中SPWM 的基本原理就是用正弦波和高频三角载波比较产生PWM 脉冲序列：当基波（正弦波）高于三角载波时，相应的开关器件导通，反之，当基波低于三角载波时，相应的开关器件截止。产生的PWM 脉冲序列作为逆变器功率开关器件的驱动控制信号。本电梯门机变频调速系统就是采用SPWM 调制方法，采用INTEL 公司的16 位高性能微控制器87C196MC 作为核心控制芯片，由87C196MC 的PWM 波形发生模块产生PWM 信号去驱动功率电路，从而带动门机按照预先设定的运行曲线运行。
上传时间： 2013-10-16
上传用户：zhaoman32
利用TPM2定时器产生一通道语音信号输出，语音数据为PCM格式:PCM的概念脉冲编码调制(Pulse Code Modulation，PCM)是概念上最简单、理论上最完善的编码系统，是最早研制成功、使用最为广泛的编码系统，但也是数据量最大的编码系统。PCM的编码原理比较直观和简单，它的原理框图如图1-1所示。在这个编码框图中，它的输入是模拟声音信号，它的输出是PCM样本。图中的“防失真滤波器”是一个低通滤波器，用来滤除声音频带以外的信号；“波形编码器”可暂时理解为“采样器”，“量化器”可理解为“量化阶大小(step-size)”生成器或者称为“量化间隔”生成器。
上传时间： 2013-11-21
上传用户：DXM35
LCD为LCM161（HD44780驱动器）字符显示器驱动程序 ;说明：本LCD为LCM161（HD44780驱动器）字符显示器. ;接线：LCD D0-D8(PIN7-14) 对映用户板P0.0--P0.7 ; LCD VSS(PIN1) 接 GND,VDD(PIN2)接+5V,LCD驱动电源V0(PIN3)接可调电阻ADJ,调节亮度 ; LCD寄存器选择RS(PIN4)接P2.0,读写选择R/W(PIN5)接P2.1,使能端EN(PIN6)接P2.2(高电平有效) ;本程序采用I/O口模仿总线时序,故无需做任何硬件扩展.屏幕显示:"I'm SuperICES! ",
上传时间： 2013-10-17
上传用户：ssz1990
信号与系统（奥本海默）中文习题详解
上传时间： 2014-12-28
上传用户：a67818601
奥本海默写的那本书，西安交大出版舍出版
上传时间： 2013-11-02
上传用户：fxf126@126.com
海尔芯片程序模块
上传时间： 2014-12-28
上传用户：luopoguixiong
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-11-17
上传用户：皇族传媒
