这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度....
这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度....
32位高性能浮点乘法器芯片设计研究.pdf...
浮点程序库,这里是AVR程序,包括浮点数比大小,加,减,乘,除,开方。...
intel浮点汇编指令集,WIN32ASM中浮点汇编指令说明...
标准的四字节IEEE浮点型数据转换为BCD码源代码,通过这个转换程序可以把数据送到数码管上显示数据了,很实用的哦对用汇编语言包来写的同胞...