一种用VHDL语言描述的浮点除前规格化的源代码编程...
一种用VHDL语言描述的浮点平方根前规格化的源代码编程...
浮点加减运算的后规格化VHDL程序源代码,很不错,希望对大家有用...
新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方...
浮点fir设计工具,可与FPGA设计工具无缝连接开发...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源