📚 测频仪设计技术资料

📦 资源总数：49728

💻 源代码：61455

🔥 测频仪设计热门资料

查看全部49728个资源 »

Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。...

📅 2013-12-09 👤 epson850

Verilog DDS 正弦信号发生器模块

扩频接收机设计实例,vhdly源代码!大家下载下来吧,在ise中调试通过...

📅 2014-01-10 👤 gundan

vhdly ise 扩频接收机家

基于vhdl的数控分频器设计的源代码及仿真...

📅 2016-02-11 👤 410805624

vhdl 数控分频器仿真

扩频接收机设计的MATLAB源代码，下载可以直接使用，深入学习直接扩频通信仿真。...

📅 2014-11-29 👤 aeiouetla

MATLAB 扩频收机设计源代码

直接扩频接收机设计的Quartus源代码，非常有价值的硬件实现电路。...

📅 2016-03-11 👤 ynwbosss

Quartus 扩频收机设计源代码

📂 测频仪设计资料分类