虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

测试评估

  • AT91SAM7A3评估版的USB测试程序

    AT91SAM7A3评估版的USB测试程序,IAR编制。

    标签: SAM7 SAM USB AT

    上传时间: 2017-06-13

    上传用户:lanwei

  • 基于bandelet去噪的测试函数,并用信噪比进行评估

    基于bandelet去噪的测试函数,并用信噪比进行评估

    标签: bandelet 去噪 函数 信噪比

    上传时间: 2013-12-19

    上传用户:yd19890720

  • USB通讯 51评估测试板 使用说明书

    基于CH375的USB 通讯 51 评估测试板 使用说明,有详细图解及功能说明

    标签: 使用说明书 CH375

    上传时间: 2016-03-21

    上传用户:杨若璇234

  • 军用产品研制技术文件编写范例 范例27 可靠性维修性测试性保障性安全性评估报告

    军用产品研制技术文件编写范例 范例27 可靠性维修性测试性保障性安全性评估报告 23P 8.8M.pdf

    标签: 军用产品研制

    上传时间: 2022-07-22

    上传用户:

  • 超高频射频识别标签基准测试研究.rar

    射频识别(Radio Frequency Identification,RFID)是一种允许非接触式数据采集的自动识别技术。其中工作在超高频(Ultra High Frequency,UHF)频段的无源RFID系统,由于在物流与供应链管理等领域的潜在应用,近年来得到了人们的广泛关注。这种系统所使用的无源标签具有识别距离长、体积小、成本低廉等突出特点。目前在市场上出现了各种品牌型号的UHF RFID无源标签,由于不同品牌型号的标签在设计与制造工艺上的差异,这些标签在性能表现上各不相同,这就给终端用户选择合适自己应用的标签带来了困难。RFID基准测试就是在实际部署RFID系统前对RFID标签的性能进行科学评估的有效手段。然而为了在常规实验室条件下得到准确公正的测试结果,需要对基准测试的性能指标及测试方法学开展进一步的研究。本文正是研究符合EPC Class1 Gen2标准的RFID标签基准测试。 本文首先分析了当前广泛应用的超高频无源RFID标签基准测试性能指标与测试方法上的局限性与不足之处。例如,在真实的应用环境中,由于受到各种环境因素的影响,对同一品牌型号的标签,很难得到一致的识读距离测试结果。另外,在某些测试场景中,使用识读速率作为测试指标,所得到的测试结果数值非常接近,以致分辨度不足以区分不同品牌型号标签的性能差异。在这些分析基础上,本文把路径损耗引入了RFID基准测试,通过有限点的测量与数据拟合分别得到不同类型标签的路径损耗方程,结合读写器天线的辐射方向图,进一步得到各种标签受限于读写器接收灵敏度的覆盖区域。无源标签由于其被动式能量获取方式,其实际工作区域仍然受限于前向链路。本文通过实验测试出这些标签的最小激活功率后,得出了各种标签在一定读写器发射功率下的激活区域。完成这些步骤后,根据这两种区域的交集可以确定标签的工作区域,从而进行标签间的比较并达到基准测试的目的,并能找出限制标签工作范围的瓶颈。 本文最后从功率损耗的角度研究了标签之间的相互干扰,为用户在密集部署RFID标签的场景中设置标签之间的最小间隔距离具有重要的参考意义。

    标签: 超高频 射频识别 基准测试

    上传时间: 2013-04-24

    上传用户:hbsunhui

  • 基于FPGA的ADC并行测试方法研究.rar

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。 通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent 33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。 在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。 FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。 关键词:ADC测试;并行;参数评估;FPGA;FFT

    标签: FPGA ADC 并行测试

    上传时间: 2013-07-11

    上传用户:tdyoung

  • FPGA软硬件性能基准测试的研究

    现场可编程门阵列FPGA具有性能好、规模大、可重复编程、开发投资小等优点,在现代电子产品中应用得越来越广泛。随着微电子技术的高速发展,成本的不断下降,FPGA正逐渐成为各种电子产品不可或缺的重要部件。 FPGA软件复杂的设置和不同的算法、FPGA硬件多样的结构和丰富的功能、各个厂商互不兼容的软硬件等差异,都不仅使如何挑选合适的软硬件用于产品设计成为FPGA用户棘手的问题,而且使构造一个精确合理的FPGA软硬件性能的测试方法变得十分复杂。 基准测试是用一个基准设计集按照统一的测试规范评估和量化目标系统的软件或硬件性能,是目前计算机领域应用最广泛、最主要的性能测试技术。 通过分析影响FPGA软硬件性能基准测试的诸多因素,比如基准设计的挑选、基准设计的优化,FPGA软件的设置和约等,本文基于设计和硬件分类、优化策略分类的基准测试规范,提出了一组详尽的度量指标。 基准测试的规范如下,首先根据测试目的配置测试环境、挑选基准设计和硬件分类,针对不同的FPGA软硬件优化基准设计,然后按照速度优先最少优化、速度优先最大优化、资源和功耗优先最少优化、资源和功耗优先最大优化四种优化策略分别编译基准设计,并收集延时、成本、功耗和编译时间这四种性能数据,最后使用速度优先最少优化下的性能集、速度优先最少优化性能集、资源和功耗优先最少优化下的性能集、资源和功耗优先最大优化下的性能集、速度优先最少和最大优化之间性能集的差、速度优先最少优化下性能集的比较等十个度量指标量化性能,生成测试报告。 最后,本基准测试规范被应用于评估和比较Altera和Xilinx两厂商软硬件在低成本领域带处理器应用方面的性能。

    标签: FPGA 软硬件 性能 基准测试

    上传时间: 2013-04-24

    上传用户:zhangyi99104144

  • 基于FPGA的ADC并行测试方法研究

    高性能ADC产品的出现,给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化,减少了单个ADC的平均测试时间,从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上,总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法,并对2个ADC在不同样本数条件下进行并行测试。    本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统,完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号,共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道,并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块,并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下,对WM8731L片内2个被测.ADC并行地进行参数评估,被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明,通过在FPGA内配置2个独立的参数计算模块,可并行地实现对2个相同ADC的参数评估,减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制,就可实现多个被测ADC在同一时刻并行地被评估,配置灵活。基于FPGA的ADC并行测试方法易于实现,具有可行性,但由于噪声的影响,测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。

    标签: FPGA ADC 并行测试 方法研究

    上传时间: 2013-06-07

    上传用户:gps6888

  • 高速数据转换器评估平台(HSDCEP)用户指南评估

    高速数据转换器评估平台(HSDCEP)是基于PC的平台,提供评估Maxim RF数/模转换器(RF-DAC,支持更新速率≥ 1.5Gsps)和Maxim数字上变频器(DUC)的齐全工具。HSDCEP可以在每对数据引脚产生速率高达1.25Gbps的测试码型,支持多达4条并行16位LVDS总线。通过USB 2.0端口将最长64兆字(Mw)、每字16位宽的数据码型装载至HSDCEP存储器

    标签: HSDCEP 高速数据 转换器 评估平台

    上传时间: 2013-10-25

    上传用户:zycidjl

  • CH375评估板的原理图和PCB及USB的PCB布线示例

    ch375评估及测试程序

    标签: PCB 375 USB CH

    上传时间: 2014-12-04

    上传用户:司令部正军级