FPGA的uart控制器的verilog源程序
FPGA的uart控制器的verilog源程序,在cyclone II EP2C8Q208上调试运行成功...
FPGA的uart控制器的verilog源程序,在cyclone II EP2C8Q208上调试运行成功...
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器,该控制器不仅具有时间功能,而且具有定时器功能,能在00:00~23:59之间任意设定开启时间和关闭时间,其设置方便、灵活,广泛应用于路灯、广告灯箱、霓虹灯等处的定时控制。...
针对嵌入式系统的底层网络接口给出了一种由FPGA实现的以太网控制器的设计方法.该控制器能支持10Mbps和100Mbps的传输速率以及半双工和全双工模式,同时可提供MII接口,可并通过外接以太网物理层(PHY)芯片来实现网络接入\r\n...
FPGA视频控制器设计,FED驱动控制系统的研制与FPGA设计\r\n...
基于CPLD的双屏结构液晶控制器的研究与设计作者:黄丽薇.doc...