用StateCAD设计一个“串进并出的加法器”状态机
用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程....
流程设计技术资料
📦 资源总数：46513
💻 源代码：53717
🔌 电路图：1
🔥 流程设计热门资料
查看全部46513个资源 »以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法
以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等....
本系统对学生信息操作控制流程和相关数据信息进行了较为全面且科学高效的管理
本系统对学生信息操作控制流程和相关数据信息进行了较为全面且科学高效的管理，它主要分为学生级权限、办公人员权限级、班级干部级权限和管理员级权限四个权限级别。本系统基于B/S的开发模式，前台使用JSP技术开发实现，服务器为Tomcat5.0, 数据库使用Microsoft SQL SERVER 2000...
针对新的处理流程
针对新的处理流程，现具体描述其功能如下： ①用户登录：系统对用户进行合法检查。 ②图书入库：对新购进图书分门别类地进行编号，并把这些图书的基本信息录入计算机。 ③图书借阅：对已入库图书，任课教师可借阅，并进行借阅登记。 ④图书归还：对教师归还的图书进行归还登记。 ⑧信息查询：即对...
论文基于FPGA的高速实时FFT处理器设计
论文基于FPGA的高速实时FFT处理器设计，给出了详细的设计流程！...
💻 流程设计源代码
查看更多 »📂 流程设计资料分类