详细描述了在FPGA/CPLD设计过程中应注意的地方,和如何提高设计效率,对FPGA设计者有很好的帮助
上传时间： 2015-11-08
上传用户：wqxstar
功能比较简单,可作为毕业设计参考,注意：本代码是从Vs2003转过来的
上传时间： 2015-11-13
上传用户：cylnpy
刚才没注意，上传的是.c文件，重新上传，忘谅解！ 精确计算N的N次方，并完整显示结果！
标签：
上传时间： 2015-11-15
上传用户：cooran
包含了大量的DSP设计中需要注意和值得借鉴的问题与方法，真正值得dsp设计和开发人员一读。
标签： DSP
上传时间： 2015-11-20
上传用户：baitouyu
双曲线回归方程 HyperbolaRegress.cs 注意！该模型要求a与b的值要大于0！使用该模型时应注意验证这个限制条件。我在实现模型时未加入任何出错流程控制。X不能为0。 方程模型为 public override double[] buildFormula() 得到系数数组，存放顺序与模型系数相反，即该数组中系数的值依次是b,a。 public override double forecast(double x) 预测函数，根据模型得到预测结果。 public override double computeR2()
标签： HyperbolaRegress 模型 方程 cs
上传时间： 2014-11-30
上传用户：youke111
其中sound.c 用于录音和回放。其中特别需要注意的是:1。目前声卡似乎不能打开全双工，所以如果fd = open("/dev/dsp", O_RDWR) ，则无法录音和回放。只能分别设置RDONLY和WRONLY。即半双工方式。否则，就是在录音的时候可以听见，但是无法回放。分析下来似乎是IIC总线中只分配了一个通道给声卡，或者是只启用了一个通道，所以无法录音和放音同步进行。解决方法就是分别以RDONLY方式打开进行录音和WRONLY方式打开进行放音。 Sound1.c用于将录音保存在test.wav文件中，并利用cast test.wav > /dev/sound/dsp回放文件。此处需要注意的是，录音频率必须是44100才能正确回放。否则就会出现类似快放的效果。分析应该是cast方式利用了dsp的默认播放频率44100，所以如果录音的时候低于这个频率，这放的时候就会快放。 此外，设置采样率的时候必须设置成16bit，否则会提示出错。原因尚不知道，估计是与声卡有关。
上传时间： 2013-12-31
上传用户：cc1
vb与数据库的一些需要我们注意的地方
标签： 数据库
上传时间： 2013-12-17
上传用户：gundan
在工程中引用 Microsoft Scripting Runtime 就可以了!具体看代码! 可以使用任何vbs脚本的功能!注意是使用vbs脚本的语法，和vb6稍有不同!
标签： Microsoft Scripting vbs Runtime
上传时间： 2013-12-22
上传用户：1159797854
全国电子设计大赛相关的需要注意的培训内容！这是２００７年我们老师给我们讲的一些东西！
上传时间： 2013-12-18
上传用户：lepoke
以Z轴为中心的平行投影. 请注意里面的说明是日语.
标签： 投影
上传时间： 2013-12-25
上传用户：冇尾飞铊
