利用单片机设计的音乐播放器，在PROTEUS仿真环境下运行
上传时间： 2013-12-24
上传用户：
成都理工大学基于MAXPLUS II 的设计过程报告内涵有源程序及设计过程中的调试：在文本编辑窗口中输入二进制8位优先编码器的程序； 3设计驱动显示程序如下： 5采用原理图方式设计如下： 6引角分配图如下： 7仿真结果如下：
上传时间： 2014-12-02
上传用户：zhuoying119
本次设计的RS232 to USB 转换器采用HT82M99E 和MAX232 芯片，其中HT82M99E 为主控芯片，MAX232 为RS232 level shift。本次设计的RS232 to USB 转换器使用操作系统提供的USB HID 设备类驱动程序。
上传时间： 2014-01-27
上传用户：wsf950131
本文设计了一种以TI公司生产的高速率DSP—TMS320C6201为核心处理器,辅以基于小波变换的视频编解码芯片ADV611的音/视频采集处理监控系统.
上传时间： 2015-11-20
上传用户：奇奇奔奔
利用PSO算法设计传感器的动态补偿器，使补偿之后的传感器的动态性能指标得到提高。
上传时间： 2015-11-24
上传用户：watch100
利用MATLAB仿真设计的补偿器，仿真效果好是第一步，接下来还应该带入到实验数据中分析补偿器的效果对动态性能指标的改善情况。该程序作用：验证各种实验数据输入下，性能指标的改善
上传时间： 2014-08-08
上传用户：wsf950131
本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA
上传时间： 2015-11-27
上传用户：tyler
设计一个可编程间隔定时器，完成8253的功能，实现以下几点要求： 1、 含有3个独立的16位计数器，能够进行3个16位的独立计数。 2、 每一种计数器具有六种工作模式。 3、 能进行二进制/十进制减法计数。 4、 可作定时器或计数器。
上传时间： 2015-11-28
上传用户：lwwhust
三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
上传时间： 2013-11-27
上传用户：邶刖
这是用tlc5620产生正弦波的程序(本人编写,调试通过),附加VB环境下的正弦波数据产生器(下载资料)
上传时间： 2015-11-29
上传用户：杜莹12345
