DAC34H84 是一款由德州仪器（TI）推出的四通道、16 比特、采样1.25GSPS、功耗1.4W 高性能的数模转换器。支持625MSPS 的数据率，可用于宽带与多通道系统的基站收发信机。由于无线通信技术的高速发展与各设备商基站射频拉远单元（RRU/RRH）多种制式平台化的要求，目前收发信机单板支持的发射信号频谱越来越宽，而中频频率一般没有相应提高，所以中频发射DAC 发出中频（IF）信号的二次谐波（HD2）或中频与采样频率Fs 混叠产生的信号（Fs-2*IF）离主信号也越来越近，因此这些非线性杂散越来越难被外部模拟滤波器滤除。这些子进行pcb设计布局，能取得较好的信号完整性效果，可以在pcb打样后，更放心。这些杂散信号会降低发射机的SFDR 性能，优化DAC 输出的二次谐波性能也就变得越来越重要。
上传时间： 2013-12-28
上传用户：tsfh
04_Altera_CPLD的资源优化
标签： Altera_CPLD 资源
上传时间： 2013-10-14
上传用户：英雄
03_Altera_FPGA的资源优化
标签： Altera_FPGA 资源
上传时间： 2013-10-16
上传用户：lyson
02_Quartus II时序优化策
上传时间： 2013-10-15
上传用户：wlcaption
高级FPGA设计结构、实现和优化 作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社 学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。 《高级FPGA设计：结构、实现也优化》以FPGA设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供了经验指导。在某些方面，《高级FPGA设计：结构、实现也优化》能够取代有限的工业经历，免去读者学习的困难。这种先进的、实用的方法，成为此书的特色。
标签： FPGA
上传时间： 2013-11-01
上传用户：一诺88
基于FPGA的传统DDS方法优化设计
上传时间： 2013-11-09
上传用户：ydd3625
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。
上传时间： 2013-10-22
上传用户：emhx1990
指令集仿真器（ISS）是现代DSP产品调试的有力工具，但ISS的开发会耗费很大的人力物力，同时其正确性亦无法得到很好的保证。ISS自动生成技术是解决以上问题的有效途径，论文描述了基于英飞凌公司Tricore的ISS自动生成的设计与实现，并对现有的自动生成技术做了一些优化，使自动产生的ISS具有更好的性能。
上传时间： 2015-01-02
上传用户：DXM35
发现了C*Core国芯芯片中SCI发送与接受方波特率误差导致数据不匹配问题，分析了发送与接受方数据传输丢帧、误帧现象出现的根本原因，总结了SCI容限值与芯片主频及标准波特率之间规律，提出了解决问题的优化方案并通过C*Core C语言编写程序实现。实验证明，优化后的SCI初始化程序可确保SCI发送与接收方不受波特率设置值、芯片主频大小影响，使数据传输过程中不丢帧、不误帧。
上传时间： 2013-10-09
上传用户：685
使用汇编产生随机数的程序
上传时间： 2015-01-03
上传用户：rocketrevenge
