搜索结果
找到约 7,498 项符合
比特位 的查询结果
按分类筛选
系统设计方案 给出了一种适用于PHS基带系统中的高性能成形滤波器,对比两种实现方法在基带芯片中 的性能,利用最少的非零比特位来表示符号数的编码技术即符号数(Canonic Sign Digit, CSD) 。
给出了一种适用于PHS基带系统中的高性能成形滤波器,对比两种实现方法在基带芯片中
的性能,利用最少的非零比特位来表示符号数的编码技术即符号数(Canonic Sign Digit, CSD) 。
无线通信 飞思卡尔超越比特位(voip)
 
在一这期中，我们扩大了讨论的範围，涵盖了在飞思卡尔产品系列中采用的多种技术，包括8位微控制器(MCU)、32位ColdFire控制器、我们曾获大奖的16位数字信号控制器(DSC)及ZigBee® 无线技术等。此外，我们还增加了一个来自设计联盟合作伙伴的内容，以及飞思卡尔客户如何用我们的产品和服务取得成功的实 ...
单片机编程 STM32各模块学习笔记
    STM32中断优先级和开关总中断
 
一，中断优先级：
 
STM32(Cortex-M3)中的优先级概念
STM32(Cortex-M3)中有两个优先级的概念——抢占式优先级和响应优先级，有人把响应优先级称作'亚优先级'或'副优先级'，每个中断源都需要被指定这两种优先级。
 
具有高抢占 ...
uCOS /*** *** *** *** *** *** *** *** *** *** *** *** **/ //**此映射表用来映射LED模块不译码时
/*** *** *** *** *** *** *** *** *** *** *** *** **/
//**此映射表用来映射LED模块不译码时，显示的字符和必须输入的数据的关系
//**每段和对应比特位的关系见示意图
// g
// --- ---
// b | a |f | | <---显示0时点亮的段为gfedcb
// ---
// c | |e | | 那么写入数据为0x7e
// ...
压缩解压 算术编码方法是将被编码的一则消息或符号串（序列）表示成0和1之间的一个间隔（Interval）
算术编码方法是将被编码的一则消息或符号串（序列）表示成0和1之间的一个间隔（Interval），即对一串符号直接编码成[0,1]区间上的一个浮点小数。符号序列越长，编码表示它的间隔越小，表示这一间隔所需的位数就越多。信源中的符号序列仍然要根据某种模式生成概率的大小来减少间隔。可能出现的符号概率要比不太可能出现的符 ...
VHDL/FPGA/Verilog 该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。
该代码用硬件描述语言Verilog系统地描述了I2C总线接口的位比特主控转换模型。对学习FPGA和I2C总线接口有极大地帮助。
VHDL/FPGA/Verilog 比特序列传送模块 把输入的八位比特数据 做循环后每个比特输出 详细请看英文描述
比特序列传送模块
把输入的八位比特数据 做循环后每个比特输出 详细请看英文描述
VHDL/FPGA/Verilog 将AD采样的八位比特转化为十进制数值大小
将AD采样的八位比特转化为十进制数值大小，并用数码管动态显示
学术论文 基于FPGA的海事卫星突发信号位同步检测研究及实现.rar
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机 ...
学术论文 海事卫星突发信号位同步检测
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机 ...