随着人们对无线通信需求和质量的要求越来越高，无线通信设备的研发也变得越来越复杂，系统测试在整个设备研发过程中所占的比重也越来越大。为了能够尽快缩短研发周期，测试人员需要在实验室模拟出无线信道的各种传播特性，以便对所设计的系统进行调试与测试。无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。 本文设计的无线信道仿真器是以Clarke信道模型为参考，采用基于Jakes模型的改进算法，使用Altera公司的StratixⅡ EP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收，每根天线由八条可分辨路径，每条可分辨路径由64个反射体构成，每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反射体初始角度和初始相位的设置，并且保证反射体的角度和相位是均匀分布的随机数，可以使得同一条路径不同反射体之间的非相关特性，得到的多径传播信道是一个离散的广义平稳非相关散射模型(WSSUS)。无线信道仿真器模拟了上行数据传输环境，上行数据由后台产生后储存在单板上的SDRAM中。启动测试之后，上行数据在CPU的控制下通过信道仿真器，然后送达基带处理板解调，最后测试数据的误码率和误块率，从而分析基站的上行接收性能。 首先，本文研究了3GPP TS 25.141协议中对通信设备测试的要求和无线信道自身的特点，完成了对无线信道仿真器系统设计方案的吸收和修改。 其次，针对FPGA内部资源结构，研究了信道仿真器FPGA实现过程中的困难和资源的消耗，进行了模块划分。主要完成了时延模块、瑞利衰落模块、背板接口模块等的RTL级代码的开发、仿真、综合和板上调试；完成了FPGA和后台软件的联合调试；完成了两天线到四天线的改版工作，使FPGA内部的工作频率翻了一倍，大幅降低了FPGA资源的消耗。 最后，在完成无线信道仿真器的硬件设计之后，对无线信道仿真器的测试根据3GPP TS 25.141 V6.13.0协议中的要求进行，即在数据误块率(BLER)一定的情况下，对不同信道传播环境和不同传输业务下的信噪比(Eb/No)进行测试，单天线和多天线的测试结果符合协议中规定的信噪比(Eb/No)的要求。
上传时间： 2013-04-24
上传用户：小杨高1
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
本文主要研究了认知无线电频谱感知功能的关键技术以及硬件实现方法。首先，提出了认知无线电频谱感知功能的硬件实现框图，包括射频前端部分和数字信号处理部分，接着简单介绍了射频前端电路的功能与特性，最后重点介绍了数字信号处理部分的FPGA实现与验证过程。 数字处理部分主要实现宽带信号的短时傅立叶分析，将中频宽带数字信号通过基于多相滤波器组的下变频模块，实现并行多通道的数字下变频，然后对每个信道进行重叠加窗处理，最后再做快速傅立叶分析(FFT)，从而得到信号的时频关系。整个系统主要包括：延时抽取模块、多相滤波器模块、32点开关式流水线FFT模块、滑动窗缓冲区、256点流水线FFT模块等。 本设计采用Verilog HDL硬件描述语言进行设计，基于Xilinx公司的Virtex-4XC4VSX35芯片。整个系统采用全同步设计，可稳定工作于200MHz，其分析带宽高达65MHz，具有很高的使用价值。
上传时间： 2013-06-13
上传用户：bcjtao
嵌入式系统组成的核心部件是各种类型的嵌入式处理器/DSP。随着嵌入式系统不断深入到人们 生活中的各个领域，嵌入式处理器也进而得到前所未有的飞速发展。目前据不完全统计，全世界嵌入 式处理器/DSP 的品种总量已经超过1500 多种，流行体系结构也有近百个系列，现在几乎每个半导 体制造商都生产嵌入式处理器/DSP，越来越多的公司有自己的处理器/DSP 设计部门。 嵌入式微处理器技术的基础是通用计算机技术。现在许多嵌入式处理器也是从早期的PC 机的 应用发展演化过来的，如早期PC 诸如TRS-80、Apple II 和所用的Z80 和6502 处理器，至今 仍为低端的嵌入式应用。在应用中，嵌入式微处理器具有体积小、重量轻、成本低、可靠性高的优 点。嵌入式处理器目前主要有Am186/88、386EX、SC-400、Power PC、68000、MIPS、ARM 等系列。
上传时间： 2013-07-15
上传用户：wanqunsheng
随着印制电路板功能的日益增强，结构日趋复杂，系统中各个功能单元之间的连线间距越来越细密，基于探针的电路系统测试方法已经很难满足现在的测试需要。边界扫描测试(BST)技术通过将边界扫描寄存器单元安插在集成电路内部的每个引脚上，相当于设置了施加激励和观测响应的内建虚拟探头，通过该技术可以大大的提高数字系统的可观测性和可控性，降低测试难度。针对这种测试需求，本文给出了基于FPGA的边界扫描控制器设计方法。 完整的边界扫描测试系统主要由测试控制部分和目标器件构成，其中测试控制部分由测试图形、数据的生成与分析及边界扫描控制器两部分构成。而边界扫描控制器是整个系统的核心，它主要实现JTAG协议的自动转换，产生符合IEEE标准的边界扫描测试总线信号，而边界扫描测试系统工作性能主要取决与边界扫描控制器的工作效率。因此，设计一个能够快速、准确的完成JTAG协议转换，并且具有通用性的边界扫描控制器是本文的主要研究工作。 本文首先从边界扫描技术的基本原理入手，分析边界扫描测试的物理基础、边界扫描的测试指令及与可测性设计相关的标准，提出了边界扫描控制器的总体设计方案。其次，采用模块化设计思想、VHDL语言描述来完成要实现的边界扫描控制器的硬件设计。然后，利用自顶向下的验证方法，在对控制器内功能模块进行基于Testbench验证的基础上，利用嵌入式系统的设计思想，将所设计的边界扫描控制器集成到SOPC中，构成了基于SOPC的边界扫描测试系统。并且对SOPC系统进行软硬件协同仿真，实现对边界扫描控制器的功能验证后将其应用到实际的测试电路当中。最后，在基于SignalTapⅡ硬件调试的基础上，软硬件结合对整个系统可行性进行了测试。从测试结果看，达到了预期的设计目标，该边界扫描控制器的设计方案是正确可行的。 本文设计的边界扫描控制器具有自主知识产权，可以与其他处理器结合构成完整的边界扫描测试系统，并且为SOPC系统提供了一个很有实用价值的组件，具有很明显的现实意义。
上传时间： 2013-07-20
上传用户：hewenzhi
随着多媒体技术的发展，数字图像处理已经成为众多应用系统的核心和基础。它的发展主要依赖于两个性质不同、自成体系但又紧密相关的研究领域：图像处理算法及其相应的电路实现。图像处理系统的硬件实现—般有三种方式：专用的图像处理器件集成芯片(Application Specific Integrated Circuit)、数字信号处理器(Digital Signal Process)和现场可编程门阵列(Field Programmable Gate Array)以及相关电路组成。它们可以实时高速完成各种图像处理算法。图像处理中，低层的图像预处理的数据量很大，要求处理速度快，但运算结果相对比较简单。相对于其他两种方式，基于FPGA的图像处理方式的系统更适合于图像的预处理。本文设计了—种基于FPGA的小波域图像去噪系统。首先，阐述了基于小波变换的图像去噪算法原理，重点讨论了小波邻域阈值(NeighShrink)去噪算法，并给出了该算法相应的Matlab 仿真；然后，为了改进邻域阈值去噪算法中对每个分解子带都采用相同邻域和阈值的缺点，本文提出了基于最小二乘支持向量机(LS-SVM)分类的邻域阈值去噪算法和以斯坦无偏估计 (SURE)为准则同时结合小波系数尺度间关系的邻域阈值去噪算法。经Matlab实验表明，相比于其他几种经典算法，本文提出的两种改进算法在滤除噪声的同时能更好地保护图像细节，并在较高噪声情况下能获得更高的峰值信噪比。在此基础上本文将提出的改进小波邻域阈值去噪算法进行了相应的简化，以满足低噪声处理要求且易于在FPGA上实现；最后，给出了基于 FPGA的小波邻域阈值去噪系统的总体结构和FPGA内部各功能模块的具体实现方案，包括二维离散小波变换模块、二维离散小波逆变换模块、SDRAM存储器控制模块、去噪计算模块和系统核心控制模块，并对各个系统模块和整体进行了仿真验证，结果表明本文设计的基于FPGA 的小波邻域阈值去噪系统能满足实际的图像处理要求，具有一定的理论和实际应用价值。关键词：图像处理系统，FPGA，图像去噪算法，小波变换
上传时间： 2013-05-16
上传用户：450976175
论文研究了基于Bayer格式的CCD原始图像的颜色插值算法，并将设计的改进算法应用到以FPGA为核心的图像采集前端。出于对成本和体积的考虑，一般的数字图像采集系统采用单片CCD或CMOS图像传感器，然后在感光表面覆盖一层颜色滤波阵列(CFA)，经过CFA后每个像素点只能获得物理三基色(红、绿、蓝)其中一种分量，形成马赛克图像。为了获得全彩色图像，就要利用周围像素点的值近似地计算出被滤掉的颜色分量，称这个过程为颜色插值。由于当前对图像采集系统的实时性要求越来越高，业内已经开始广泛采用FPGA来进行图像处理，充分发挥硬件并行运算的速度优势，以求在处理速度和成像质量两方面均达到满意的效果。。主要的工作内容如下: 本文首先介绍了彩色滤波阵列、图像色彩恢复和插值算法的概念，然后分析和研究了当下常用的颜色插值算法，如双线性插值算法、加权系数法等等，指出了各个算法的特点和不足；接下来针对硬件系统并行运算的特性和实时性处理的要求，结合其中两种算法的思路设计了适用于硬件的改进算法，该算法主要引入了方向标志位的概念以及平滑的边界仲裁法则来检测边界，借鉴利用梯度的三角函数关系来判断边界方向，通过简化且适用于硬件的方法计算加权系数，从而选择合适的方向进行插值。 在介绍了FPGA用于图像处理的优势后，针对FPGA的特点采用模块化结构设计，详细阐述了本文算法的软件实现过程及所使用到的关键技术；文章设计了一个以FPGA为核心的前端图像采集平台，并将改进插值算法应用到整个系统当中。详细分析了采集前端的硬件需求，讨论了核心芯片的选型和硬件平台设计中的注意事项，完成了印制电路板的制作。 文章通过MATLAB仿真得到了量化的性能评估数据，并选取几种算法在硬件平台上运行，得到了实验图片。最后结合图片的视觉效果和仿真数据对几种不同算法的效果进行了评估和比较，证明改进的算法对图像质量有所增强，取得了良好的效果。
上传时间： 2013-06-11
上传用户：it男一枚
本文结合目前国内外航电数据处理系统的发展概况，设计了一款集数据采集、处理、控制及传输于一体的航电处理系统。文章首先深入研究了自适应滤波器原理，分析了LMS算法性能，着重从影响算法性能的因素入手，通过分析仿真，改进算法，提升了算法性能，给出仿真结果分析，并设计应用于系统之中；其次介绍了ARINC-429航空总线和RS-422串行总线的信息标准和传输格式。在此基础上，设计了基于FPGA的解决航电系统数据采集、滤波处理、控制传输和复杂非线性运算的一体化实现方案。选用XILINX公司的FPGA，实现了航电数据采集、传输和控制，集成了ARlNC-429和RS-422两种通信接口，实现了总线冗余，并实现了数据滤波和相应的算法处理。最后，在实验室环境下，对每个模块分别进行了软硬件测试。
上传时间： 2013-07-01
上传用户：R50974
快速应用protel 祝每个学电子的初级学者 快快进步
上传时间： 2013-04-24
上传用户：dengzb84
· 本书从工程应用的角度出发，系统地介绍了MCS-51单片机在计算、转换、应用等方面的各种子程序，内容包括二进制数运算、十进制数运算、数据转换、排序与查找、数学函数、树和图、延时和跳转、人机交互、单片机测控、单片机内部资源编成、单片机数据传输、波形发生与控制以及单片机软件抗干扰和数字滤波。对每个子程序，本书给出了入口条件、出口信息、影响资源、堆栈要求及经过详细注释的程序清单。本书的子程序具
上传时间： 2013-05-27
上传用户：2007yqing
