编码器的详解ppt
标签： 编码器
上传时间： 2022-07-24
上传用户：
用于驱动器和编码器的 RS-485 收发器原理图
上传时间： 2022-07-27
上传用户：
近年来，随着永磁材料的发展，永磁同步电机应用日益广泛。永磁同步电机根据反电动势和电流波形的不同，可分为梯形波永磁同步电机(无刷直流电机)和正弦波永磁同步电机(永磁同步电机)。正弦波永磁同步电机为实现其正弦波驱动控制需要连续的转子位置信号，通常采用机械位置传感器(旋转变压器、光电编码器等)，机械位置传感器虽可以提供高精度的转子位置信息，但其体积大，价格高，增加了转子的惯量，且性能易受环境因素的影响，限制了永磁同步电机的应用场合。近年来受到广泛的关注的无位置传感器技术，是通过检测反电动势(电压)或电流等过零点获取转子的位置信号，此技术虽取消了机械位置传感器，但存在控制复杂，位置检测精度不高，运行转速范围受到限制等问题。为解决上述问题，本文研究采用低成本的低分辨率位置传感器取代机械位置传感器，通过位置估算法得到高分辨率的转子位置信号，以实现永磁同步电机的正弦波驱动控制问题。 首先，本文分析了传统的采用位置区间的平均速度和采用平均速度并引用平均加速度实现位置估算法的原理，针对其不足提出了一种改进的方法，该法通过对位置区间初始速度的估算，可以显著提高速度、位置的估算精度。本文建立上述三种位置估算法的Matlab仿真模型，并对其进行了仿真研究，仿真结果表明：改进位置估算方法即使在加减速等动态性能过程中也能保持较小的位置误差，性能明显优于传统的方法。 其次，完成了以TI公司的数子信号处理器(DSP)TMS320LF2407A为主控芯片，以IR公司IR2110为驱动芯片采用低分辨率位置传感器的正弦波永磁同步电机控制系统的硬件电路的设计和调试工作。探讨了正弦波永磁同步电机在采用无电流传感器的电流开环控制时的控制策略问题。在此情况下电压相位角φ对电机运行性能有重要的影响，为得到最佳的φ=f(ω)曲线，需根据负载特性进行优化。 最后，完成了基于TMS320LF2407A采用低分辨率位置传感器的正弦波永磁同步电机的软件设计，文中详细讨论了位置估算程序和实现SVPWM程序的设计和调试，并对其进行了实验验证。
上传时间： 2013-07-23
上传用户：shwjl
在伺服系统中，为了实现高精度的控制，往往需要实时地检测出电动机转子的位置。用来检测电动机转子位置的角度传感器主要有光电编码器和旋转变压器。光电编码器虽然能够达到很高的精度，但是它的抗干扰性差，不宜应用在条件恶劣的场合中；相比较而言，旋转变压器（简称旋变）由于结构简单，坚固耐用，抗干扰性强，能够应用在各种条件恶劣的场合中，所以获得了越来越广泛的应用。 本文采用的旋变样机是一种新型的磁阻式旋转变压器。分析了它的定转子结构、定子绕组的连接方式以及转子形状的优化；并在此基础上，推导出了它的正余弦输出反电势的表达式；最后在电磁场分析软件Ansoft中，以样机为原型建立了仿真模型，分析了它内部的电磁场分布以及正余弦输出反电势的波形。 其次，本文设计了一种以DSP为核心的R2D电路系统。它以振荡电路产生的正弦波电压信号作为旋变的激励信号，加上相关的外围电路，构成了旋转变压器一数字转换器，解算出了旋变的轴角θ；并在此基础上，分析了产生角度解算误差的各种因素，同时计算出了旋变的转速n。 最后，在上述解算方案的基础上，本文又给出了第二种解算方案，即：DSP产生的方波经过滤波之后作为旋变的激励信号，解算出了旋变的轴角θ；然后比较了这两种解算方案的优缺点，重点分析了激励信号中的谐波分量对正余弦输出反电势以及角度解算的影响。
上传时间： 2013-04-24
上传用户：pioneer_lvbo
高速发展的DSP技术为语音信号处理领域提供了良好的发展平台，使得实时实现各种复杂的算法称为可能。G．729语音编码是国际电信联盟(ITU-T)于1996年获准通过的采用共轭结构代数码激励线性预测技术的具有8 kbit/s码速率的语音算法建议，广泛应用于数字移动通信、IP电话和数字卫星通信中。本文研究了G．729语音编码原理和在TMS320C5416定点DSP芯片上实时实现该编码器过程中的软、硬件设计。主要涉及有以下几方面内容： 1．介绍语音编码技术和DSP技术的发展概况。 2．研究了基于CELP结构的G．729编码的算法原理。 3．根据G．729声码器实时实现的需要，介绍硬件平台的组成，研究了系统软件的设计和基于算法和实时需要的软件优化。 4．利用DSP代码调试工具对系统性能进行分析，得出测试结果。
上传时间： 2013-07-11
上传用户：woshiayin
数字图像通信的最广泛的应用就是数字电视广播系统，与以往的模拟电视业务相比，数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命，而与此对应的DVB（Digital Video Broadcasting）标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式，随后对MPEG—2码流进行打包形成TS流（transport stream），进行多个传输流复用，最后通过不同媒介进行传输。在DVB标准的传输系统中，无论是卫星传输，电缆传输还是地面传输，为了保障图像质量，使数字节目在传输过程中避免出现因受到各种信道噪声干扰而出现失真的现象，都采用了信道编码的方式来保护传输数据。信道编码是数字通信系统中一个必需的、重要的环节。 信道编码设计方案的优劣决定了DVB系统的成功与否，本文重点研究了DVB系统中的信道编码算法及其FPGA实现方案，主要进行了如下几项工作： 1）介绍了DVB系统信道编码的基本概念及特点，深入研究了DVB标准中信道编码部分的关键技术，并针对每个信道编码模块进行工作原理分析、算法分析。 2）根据DVB信道编码的特点，重点对信道编码中四个模块，包括扰码、RS编码、卷积交织编码和卷积编码的FPGA硬件实现算法进行了比较详细的分析，并阐述了每个模块及QPSK调制的设计方案及实现模块功能的程序流程。 3）在RS（204，188）编码过程中，利用有限域常数乘法器的特点，对编码器进行了优化，在很大程度上提高了编码效率，卷积交织器部分采用RAM移位法，实现起来更为简单且节省了FPGA器件内部资源。 4）设计以Altera公司的QuartusⅡ为开发平台，利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现，通过Verilog HDL描述和时序仿真来验证算法的可行性，并给出系统设计中减少毛刺的方法，使系统更为稳定。最终的系统仿真结果表明该系统工作稳定，达到了DVB系统信道编码设计的要求。
上传时间： 2013-06-26
上传用户：allen-zhao123
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题，使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性，在长的编码分组时，相距很远的信息比特参与统一校验，这使得连续的突发差错对译码的影响不大，编码本身就具有抗突发差错的特性。 本文首先介绍了LDPC码的基本概念和基本原理，其次，具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法，特别是准循环LDPC码的构造以及RU算法、贪婪算法，并在此基础上采用贪婪算法对RU算法进行了改进。 最后，选用Altera公司的Stratix系列FPGA器件EPls25F67217，实现了码长为504的基于RU算法的LDPC编码器。在设计过程中，为节省资源、提高速度，在向量存储时采用稀疏矩阵技术，在向量相加时采用通过奇校验直接判定结果的方法，在向量乘法中，采用了前向迭代方法，避开了复杂的矩阵求逆运算。结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
上传时间： 2013-06-09
上传用户：66wji
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-22
上传用户：diamondsGQ
