1前言莱钢型钢厂大型生产线传动系统采用西门子SIMOVERT MASTER系列PWM交-直-交电压型变频器供电，变频器采用公共直流母线式结构；冷床传输链采用4台电机单独传动，每台电机分别由独立的逆变单元控制，逆变单元的控制方式为无速度编码器的矢量控制，相互之间依靠速度给定的同时性保持同步。自2005年投入生产以来，冷床传输链运行较为稳定，但2007年2月以后，冷床传输链逆变单元频繁出现绝缘栅双极型晶体管（Insolated Gate Bipolar Transistor，IGBT）损坏现象，具体故障情况统计见表1由表1可知，冷床传输链4台逆变器都出现过IGBT损坏的现象，故障代码是F025和F0272原因分析1）IGBT损坏一般是由于输出短路或接地等外部原因造成。但从实际情况上看，检查输出电缆及电机等外部条件没有问题，并且更换新的IGBT后，系统可以立即正常运行，从而排除了输出短路或接地等外部条件造成IGBT损坏。2）IGBT存在过压。该系统采用公共直流母线控制方式，制动电阻直接挂接于直流母线上，当逆变单元的反馈能量使直流母线电压超过DC 715 V时，制动单元动作，进行能耗制动；此外挂接于该直流母线上的其他逆变单元并没有出现IGBT损坏的现象，因此不是由于制动反馈过压造成IGBT烧坏。3）由于负荷分配不均造成出力大的IGBT损坏。从实际运行波形上看，负荷分配相对较为均匀，相互差别仅为2%左右，应该不会造成IGBT损坏。此外，4只逆变单元都出现了IGBT损坏现象，如果是由于负荷分配不均造成，应该出力大的逆变单元IGBT总是烧坏，因此排除由于负荷分配不均造成IGBT损坏。4）逆变单元容量选择不合适，装置容量偏小造成长期过流运行，从而导致IGBT烧毁。逆变单元型号及电机参数：额定功率90kw，额定电流186A，负载电流169 A，短时电流254 A，中间同路额定电流221 A，电源电流205 A，电机功率110kw，电机额定电流205 A，电机正常运行时的电流及转矩波形如图1所示。
上传时间： 2022-06-22
上传用户：
三相相序缺相检测电路TC783A TC783A为三相相序和缺相检测电路，可用作检测三相正弦波电压的相序和缺相状态，同时有保护功能，具有单电源，功耗小，功能强，输入阻抗高，采样方便，外接元件少等优点。使用在控制板上，对三相电压进行指示；也可在电机上使用，对电机的正反转进行控制和缺相进行保护。一.TC783A电路具备以下特点：单电源工作，电源电压9-15V。对输入正弦波电压设计为施密特检测，有效去除干扰。动态检测三相的存在，分别对三相输出指示。正反序输出指示。有过压保护的设计，外电压和内基准比较，有锁定和不锁定两种输出。二、电路框图与工作原理三相电压信号A、B、C经分压电阻网络分别进入电路1、2、3脚，通过对正弦波进行施密特检测了解信号的存在并送入缺相检测电路检测后输出指示，电路13脚为内部脉冲发生电路的外接电容约为0.1-0.15u。三相正弦输入正常时，对应A、B、C输入1、2、3脚的输出端12、11、10脚输出为低电平；当某一相没有输入信号时，对应的输出脚上将有高电平。根据缺相检测的结果，在不缺相的情况下相序指示电路将输出相序，在三相电压信号A、B、C进入电路1、2、3脚的状态下，9脚输出高电平指示正序；而在三相电压信号A、C、B进入电路1、2、3脚的状态下，8脚输出高电平指示反序。在缺相状态下，9脚8脚皆输出低电平。电路另外还设计了保护电路，可对过流、过压信号进行检测和输出。5脚为采样输入端，输入信号与电路内的6V基准比较，并在电路6脚输出。如果采样高于6V，输出高电平。4脚对输出方式将有两种控制选择：4脚接低电平，输出为不锁定输出，即输入高输出高，输入低输出低；4脚接高电平，输出为锁定输出，这时输入高输出高，而输入低后输出仍高，需要4脚接地复位才能输出低。用户进行选择。
上传时间： 2022-06-25
上传用户：
eeworm.com VIP专区 单片机源码系列 48资源包含以下内容：1. 基于AVR的PCB板雕刻机的设计.zip2. SBC2440-III单板机.rar3. 基于8098单片机的SPWM变频调速系统.zip4. Keil C51库函数参考.zip5. 基于云计算的MCU开发.zip6. 基于单片机系统的(24,16)循环码编码、译码方案.zip7. C8051F020.pdf8. MiniSTM32开发板-定时器中断实验教程.zip9. 基于89C52的二极管特性测试器的设计.zip10. 基于HITAG读写芯片HTRC110的读写设备设计.zip11. Freescale MQX实时操作系统用户手册.zip12. 基于MSP430单片机的智能水位计设计.zip13. MAXX9257 MAX9258芯片可编程SerDes持续时间计算.pdf14. Freescale 系列单片机常用模块与综合系统设计.zip15. 基于AVR单片机的闭环控制系统.zip16. MICROTUNE推出高性能、低成本、超小型接收器芯片.rar17. 实时单片机通讯网络中的内存管理.zip18. Mini2440启动代码详解.zip19. 单片直接驱动数码管的计数器程序.zip20. 利用Virtex-6控制器提升DDR SDRAM的效率.zip21. Star-Hspice特征与应用.zip22. AVR单片机C语言实例书籍集合.zip23. 基于单片机和PSD的数制化电源.zip24. 基于PIC16F877A的混沌信号发生器的设计.zip25. 基于单片机的旋转编码器鉴相方法.zip26. CEPARK-AVR单片机教程LCD12232液晶显示实验.zip27. DS34S132(TDMoP)IC与其它TDMoP器件的互操作.pdf28. PIC单片机应用常见问答.rar29. 基于AVR的SD卡数据导出接口设计.zip30. PICmicro中档单片机系列参考手册(中文资料).rar31. 常用PIC系列单片机速查表.rar32. 基于PIC18F1320微控制器的信号采集系统.rar33. Microchip PIC系列单片机RS232通讯应用.rar34. 基于MT8880的一键拨号电话系统设计.rar35. Atmel AT89C系列单片机电路板设计指南.rar36. 基于单片机的颜色自适应识别电路.rar37. PIC单片机应用资料_很好的PIC单片机学习资料.rar38. 基于瑞萨电子微控制器的温度控制系统设计.rar39. 51单片机的靶机自动控制系统.rar40. 基于MSP430F1611单片机的音频信号分析仪设计.rar41. 基于MAX7219的LED数码显示驱动电路设计.rar42. ARM处理器的可定制MCU处理DSP算法.rar43. Broadcom推出全球第一个802.11n单芯片解决方案.rar44. 51单片机增量式PID控制算法.rar45. 基于PIC16C71的数字水温配制阀的设计.rar46. libxml编译教程.rar47. PROG430专业MSP430单片机编程器(USB)使用说明书.pdf48. 单片机开发高手之路.rar49. 单片机几种软件滤波程序示例.rar50. AVR常用库函数介绍.rar51. 基于AT89S52单片机的计算器设计.rar52. 单片机C语言控制电机星三角自动起动.rar53. 实用单片机系统MS3.21程序分析.rar54. 单片机C语言中LCD菜单的方法实现.rar55. PICkit单片机编程器用户指南.rar56. 单片机C语言编程中多位乘法运算问题探讨.rar57. 单片机解码红外遥控器.rar58. 高性能、低价格、支持JTAG仿真的ATMEGA16单片机.rar59. AVR单片机BASIC编程及开发.rar60. 单片机输出控制电路的制作.rar61. ARM7与MSP430单片机的区别.rar62. 基于单片机的数字化B超键盘设计.rar63. STC89C5X单片机“看门狗”原理、详细说明和演示程序.rar64. PROTEUS 51单片机的电路仿真方法.rar65. 通用1553B总线的信息监控系统.rar66. UC/OS-II系统在C8051F120单片机上的移植过程.doc67. 单片机综合设计原理下载.rar68. 单片机控制的铅酸蓄电池充电电源.rar69. 单片机通信系统中CRC算法与硬件环境编程的实现.rar70. ISP单片机实验板学习.rar71. 基于CH341A的USB串口通讯设计.rar72. 51单片机C语言实例浅析.rar73. 基于TLC1549的阀门开度仪设计.rar74. PIC单片机定时器模块应用.rar75. S7-300和M7-300可编程序控制器参考手册.rar76. 51端口的结构及工作原理.rar77. 反激式开关电源电子数据表格.rar78. 51单片机实现的RS485通讯程序.rar79. 搭建理想的手机芯片平台.pdf80. 单片机双工通信的校验方式.rar81. PIC单片机的RS232通讯程序.rar82. AVR单片机与串行AD的SPI接口设计.rar83. Delphi串口通信编程教程.rar84. 凌阳单片机开发资料.rar85. 用多处理器系统级芯片解决手机的多媒体任务需求.pdf86. 铁氧体PQ芯产品系列扩展.pdf87. DK4.1P-多功能数字卡拉OK处理器.pdf88. 飞思卡尔MC9S08AW60 最小系统设计与实现.rar89. 透过专利看微处理器的技术发展.pdf90. MC68HC08系列单片机原理与应用.rar91. C8051F单片机介绍.pdf92. 基于单片机控制的智能微波信号源发生器.rar93. 新一代超低功耗16位单片机TI MSP430系列.pdf94. 基于单片机的存储设备转储器.rar95. 芯片系统架构技术及开发平台研究之推动.pdf96. 基于C8051F020的自动测控LED节能照明系统.rar97. 基于单片机的新型节能日光灯系统设计.rar98. 单片微机系统测控技术设计集合.rar99. 基于PIC16C73的电子束焊机电视监视系统.rar100. 电子工程师基本知识结构.rar
标签： 电子技术
上传时间： 2013-07-21
上传用户：eeworm
变速恒频风力发电技术因其高效性和实用性正受到越来越多的关注，有着良好的发展前景。本文致力于研究变速恒频风力发电技术，从分析其运行机理入手，比较了定桨距、变桨距和变速恒频风力发电的区别，选定双馈式变速恒频方案：它在低风速阶段主要进行变桨距调节追求最大风能捕获，高风速时通过控制双馈电机转子侧的电流，达到定子输出恒频和有功、无功的独立调节。变桨距风力机作为风能转换为机械能的设备，是风力发电系统的重要组成部分，它与风电场风能资源的匹配问题直接影响到了风力发电系统的运行特性。本文以风能理论为基础，探讨了风力机组设备的选型问题，建立起风速和风力机系统的数学模型。双馈异步电机是变速恒频风力发电系统的核心。本文分析了其基本运行特点，指出双馈发电机具有普通交流电机无法比拟的优点；研究了稳态电路和功率平衡关系，并详细推导出M-T-0坐标系下的5阶状态方程，建立起定子磁链定向矢量控制系统，实现了定子有功和无功的解耦控制，使电机控制简单化。变频器是双馈电机实现变速恒频运行的关键，本文选定了六脉波交-交变频器作为励磁电源。通过对其主电路结构、余弦交截法和触发脉冲产生原理等的进一步分析，建立起六脉波交-交变频器的数学模型，并处理了与变频器与发电机的接口问题。最后，利用Matlab6.5/Simulink5.0仿真软件，建立了系统各组成部分的仿真模型，并进行了仿真实验研究。仿真结果表明，所建模型是正确的，变速恒频风力发电系统具有良好的运行特性。
上传时间： 2013-07-14
上传用户：dsgkjgkjg
高速发展的DSP技术为语音信号处理领域提供了良好的发展平台，使得实时实现各种复杂的算法称为可能。G．729语音编码是国际电信联盟(ITU-T)于1996年获准通过的采用共轭结构代数码激励线性预测技术的具有8 kbit/s码速率的语音算法建议，广泛应用于数字移动通信、IP电话和数字卫星通信中。本文研究了G．729语音编码原理和在TMS320C5416定点DSP芯片上实时实现该编码器过程中的软、硬件设计。主要涉及有以下几方面内容： 1．介绍语音编码技术和DSP技术的发展概况。 2．研究了基于CELP结构的G．729编码的算法原理。 3．根据G．729声码器实时实现的需要，介绍硬件平台的组成，研究了系统软件的设计和基于算法和实时需要的软件优化。 4．利用DSP代码调试工具对系统性能进行分析，得出测试结果。
上传时间： 2013-07-11
上传用户：woshiayin
数字图像通信的最广泛的应用就是数字电视广播系统，与以往的模拟电视业务相比，数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命，而与此对应的DVB（Digital Video Broadcasting）标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式，随后对MPEG—2码流进行打包形成TS流（transport stream），进行多个传输流复用，最后通过不同媒介进行传输。在DVB标准的传输系统中，无论是卫星传输，电缆传输还是地面传输，为了保障图像质量，使数字节目在传输过程中避免出现因受到各种信道噪声干扰而出现失真的现象，都采用了信道编码的方式来保护传输数据。信道编码是数字通信系统中一个必需的、重要的环节。 信道编码设计方案的优劣决定了DVB系统的成功与否，本文重点研究了DVB系统中的信道编码算法及其FPGA实现方案，主要进行了如下几项工作： 1）介绍了DVB系统信道编码的基本概念及特点，深入研究了DVB标准中信道编码部分的关键技术，并针对每个信道编码模块进行工作原理分析、算法分析。 2）根据DVB信道编码的特点，重点对信道编码中四个模块，包括扰码、RS编码、卷积交织编码和卷积编码的FPGA硬件实现算法进行了比较详细的分析，并阐述了每个模块及QPSK调制的设计方案及实现模块功能的程序流程。 3）在RS（204，188）编码过程中，利用有限域常数乘法器的特点，对编码器进行了优化，在很大程度上提高了编码效率，卷积交织器部分采用RAM移位法，实现起来更为简单且节省了FPGA器件内部资源。 4）设计以Altera公司的QuartusⅡ为开发平台，利用FPGA芯片EP1C6Q240C8完成了信道编码各模块及QPSK调制的硬件实现，通过Verilog HDL描述和时序仿真来验证算法的可行性，并给出系统设计中减少毛刺的方法，使系统更为稳定。最终的系统仿真结果表明该系统工作稳定，达到了DVB系统信道编码设计的要求。
上传时间： 2013-06-26
上传用户：allen-zhao123
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题，使长编码分组的应用成为可能。而且由于校验矩阵的稀疏特性，在长的编码分组时，相距很远的信息比特参与统一校验，这使得连续的突发差错对译码的影响不大，编码本身就具有抗突发差错的特性。 本文首先介绍了LDPC码的基本概念和基本原理，其次，具体介绍了LDPC码的构造和各种编码算法及其生成矩阵的产生方法，特别是准循环LDPC码的构造以及RU算法、贪婪算法，并在此基础上采用贪婪算法对RU算法进行了改进。 最后，选用Altera公司的Stratix系列FPGA器件EPls25F67217，实现了码长为504的基于RU算法的LDPC编码器。在设计过程中，为节省资源、提高速度，在向量存储时采用稀疏矩阵技术，在向量相加时采用通过奇校验直接判定结果的方法，在向量乘法中，采用了前向迭代方法，避开了复杂的矩阵求逆运算。结果表明，该编码器只占用约10％的逻辑单元，约5％的存储单元，时钟频率达到120MHz，数据吞吐率达到33Mb/s，功能上也满足编码器的要求。
上传时间： 2013-06-09
上传用户：66wji
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准，简称H.264。作为最新的国际视频编码标准，H.264/AVC与MPEG-4、H.263等视频编码标准相比，性能有了很大的提高，并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码，H.264/AVC支持两种编码模式：基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，尽管CAVLC算法也是采用了VLC编码，但是同以往标准不同，它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率，但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上，确定了并行编码的CAVLC编码器结构框图，并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈，对CAVLC编码器中的各个功能模块进行了优化设计，这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后，用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述，用EDA软件对其主要功能模块进行了仿真，并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明，该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求，为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间： 2013-06-22
上传用户：diamondsGQ
