I2C 总线包括了两条串行总线（时钟线SCL 和数据线SDA），通过这两条总线能实现多个芯片之间的通信。在互相连接的芯片中，至少有一个芯片作为总线控制器，而其它芯片则作为从控制器。在本应用说明中，介绍了用Holtek 的八位RISC 结构的单片机作为单总线控制器的软件实现的方法。在本文的示例中，采用了一片EEPROM（型号HT24LC02，2Kbit）作为从控制器参与测试。电路说明：HT24LC02 的A0、A1、A2、VSS、WP 引脚接地，VCC 接+5V，SCL 接PA3，SDA 接PA2使用说明：例程中先向eeprom 中写数据，写完后，再将eeprom 中内容读出来，并将读出数据进行比较，若数据不相等程序跳到fail_out 中；若相等，最后程序跳到ok_end 中。本说明中提供了一个源文件OP_HT24.ASM 和一个包含文件HT24.ASM。在应用时，要将OP_HT24.ASM 文件添加到用户的project 中，并修改HT24.INC 文件中的变量设置，以建立SCL/SDA引脚来与用户的应用电路相匹配。
上传时间： 2013-10-19
上传用户：ming52900
本文介绍了一种基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模块的设计与实 现方法。将CPLD作为DSP与液晶模块之间连接的桥梁，解决了快速处理器DSP与慢速外设液晶模块的匹配问题，给出了硬件接口电路以及相关的程序设计，并在实际应用系统中成功运行。
上传时间： 2014-12-28
上传用户：xinhaoshan2016
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-12-28
上传用户：feilinhan
异构接入拥抱泛在超宽带时代
上传时间： 2013-11-03
上传用户：ABCDE
基于智慧电网发展以“服务为导向”的目的，多用户智能电表系统不同于广泛存在市场上的单用户电能计量电表。通过将计量电表集中化，自动化，多功能化的方法，多用户智能电表结合以太网交换数据试验，可以自动计量多用户的电量，电费，拥有分数段计费功能；同时上位机系统可以实时监测到多用户电表的内外数据，内可以实现掉电断闸保护，外可以监测偷电；系统还加入了特殊情况无线GPRS短信通知用户功能，使电网实现智能化。
上传时间： 2013-11-10
上传用户：13033095779
温度控制的PID算法的C语言程序,里面有具体程序的实现，还有各个参数的意义介绍，十分详细，非常有用
上传时间： 2013-10-22
上传用户：yepeng139
重点描述了基于嵌入式Linux的STP模块的开发过程，深入分析了Linux内核的STP协议以及MGMT帧在内核的处理流程，并针对内核中STP协议存在的问题设计了适用于交换机的STP模块，以及STP模块在千兆以太网交换机软件系统中的应用。
上传时间： 2014-01-06
上传用户：小小小熊
基于提高WLAN系统的容量和频谱利用率的目的，在不改变现有WLAN协议的情况下，采用了IEEE802.11媒体接入控制（MAC）协议与MIMO系统相结合的方法。首先对空时编码技术和智能天线技术两种MIMO系统进行可行性分析，确定采用空时编码技术的MIMO系统；再进一步针对分层空时码、网格空时码和分组空时码等几种空时编码的特性进行比较，最终得到IEEE802.11a结合分组空时码实现WLAN的MIMO系统的优选方案。
上传时间： 2013-10-15
上传用户：jisujeke
如何把由Protel99se PCB转换的PADS PCB的元件加上Value属性
上传时间： 2013-11-14
上传用户：jshailingzzh
在数字滤波器中，FIR滤波器是一种结构简单且总是稳定的滤波器，同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢，而改进型的DA结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器，与传统的基于DA算法的滤波器结构的滤波器相比，RAG算法简化了FIR滤波器乘法模块的结构，减少了逻辑资源的消耗和硬件实现面积，提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述，并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。
上传时间： 2014-01-02
上传用户：waizhang
