H[1].26L视频编码器并行性分析与实现
标签： 26 视频编码器 并行 分
上传时间： 2014-08-10
上传用户：笨小孩
全电视信号编码器，verilog的，看看有借鉴价值否？
标签： 电视信号 编码器
上传时间： 2014-01-04
上传用户：fnhhs
条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能
标签： CPLD 控制器 编程 移位寄存器
上传时间： 2015-05-12
上传用户：hopy
一种基于正交频分复用系统，存在定时偏差时的系统性能代码
标签： 正交频分 复用系统
上传时间： 2013-12-23
上传用户：日光微澜
一些制作正交曲线网格的matlab源程序
标签： matlab 正 网格 源程序
上传时间： 2015-05-15
上传用户：lwwhust
将输入A律PCM编码器的正弦信号采样,进行PCM编码，求出编码器的输出码组序列。
标签： PCM 输入 编码器 正弦信号
上传时间： 2014-01-25
上传用户：evil
mpeg3 编码器，对音频信号进行听觉感知编码，并将所得编码进行mp3组合
标签： mpeg3 编码器
上传时间： 2015-05-20
上传用户：stampede
压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
标签： viterbi 编码器 译码器 卷积码
上传时间： 2014-11-28
上传用户：xieguodong1234
正交信号源的单片机和cpld源码，可以实现两路正交信号的输出
标签： cpld 正 信号源 单片机
上传时间： 2015-05-21
上传用户：moerwang
基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的
标签： Verilog FPGA HDL 接口
上传时间： 2014-08-12
上传用户：ayfeixiao
