一 种 基 于 峰 值 跟 随 的 P L C D 传 感 器 信 号 调 理 电 路 及 其 方 法 ， 包 括 正 弦 波 发 生 器 电 路 、 P L C D 传 感 器 、 前 置 处 理 电 路 、 鉴 相 电 路 、 峰 值 跟 随 电 路 、 输 出 处 理 电 路
上传时间： 2020-12-07
上传用户：
說明：1，测试交流电源（Test AC Power Supply）：A.中国（China）：AC 220V+/-2%50Hz+/-2%B.美国（United States of America）：AC 120V+/-2%60Hz+/-2%。C.英国（Britain）：AC 240V+/-2%50Hz+/-2%D.欧洲（Europe）：AC 230V+/-2%50Hz+/-2%E.日本（Japan）：AC 100V+/-2%60Hz+/-2%F.墨西哥（Mexico）：AC 127V+/-2%60Hz+/-2%2，测试温度条件（Test Temperature Conditions）：25℃+/-2℃。3，测试以右声道为准（Standard Test Use Right Channell）4，信号由AUX插座输入（Signal From AUX Jack Input）。5，测试以音量最大，音调和平衡在中央位置（电子音调在正常状态）。（Test Volume Setup Max，Equalizer And Balance Setup Center）。6，标准輸出（Standard Output）：A.输入1 KHz频率信号（Input 1 KHz Frequency Signal）B.左右声道输入信号测试右声道（L&R Input Signal Test Use R Channel）C.额定输出功率満（Rating Output Power Full）10 W，标准输出定为1w.（Rating Output Power Full 10 w，Standard Output Setup 1 W）D.额定输出功率1W到10w，标准输出定为500 mW（Rating Output Power 1 W To 10 W，Standard Output Setup 500 mW）E.额定输出功率小于1w，标准输出定为50 mW（Rating Output Power Not Full 1 W，Standard Output Setup 50 mW）F.标准輸出电压以V-VPR为准（Standard Output Voltage Use V-V/PR）。G.V-V/PR中P为额定输出功率，R为喇叭标称阻抗。
标签： 音响功放
上传时间： 2022-06-18
上传用户：
单脉冲雷达在我国航天测控领域具有非常重要的作用。随着新技术的不断研发和投入使用，数字单脉冲雷达技术已经日趋成熟并逐渐走向实用，模拟单脉冲雷达接收机进行数字化改造适应了技术发展的趋势。接收机数字化改造的目的是在设备可靠性增加的基础上，实现雷达跟踪距离的大幅提高。在进行接收机数字化改造前，要进行雷达回波微弱信号检测方法的研究，以达到在数字接收机上实现提高回波信号输出信噪比的目的，从而增加单脉冲雷达的跟踪距离。本文在研究大量国内外微弱信号检测成果的基础上，结合我国单脉冲雷达回波信号处理特点，提出了应用小波多分辨率阀值去噪来实现单脉冲雷达微弱信号检测的方法。阐述了单脉冲雷达微弱信号检测方法的研究背景，并介绍了单脉冲雷达回波微弱信号的采集和提取工作。提出应用小波多分辨率阀值去噪法来进行单脉冲雷达回波微弱信号检测的方法，并通过MATLAB仿真进行了算法验证，在理论和实验上验证了在回波信号去噪效果和波形恢复方面的良好效果，为后续的接收机数字化改造奠定了理论基础和算法模型。本文提出的方法有效地提高了微弱信号检测输出的信噪比，大幅增加了单脉冲雷达的跟踪距离。
上传时间： 2022-06-18
上传用户：jason_vip1
89C51单片机设计多功能低频函数信号发生器,能产生方波、正弦波、三角波等信号波形,并且用LCD1602显示频率
上传时间： 2022-06-29
上传用户：得之我幸78
随着雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求高速的数字信号处理算法，以满足这种高速地处理数据的需要。常用的高速实时数字信号处理的器件有ASIC、可编程的数字信号处理芯片、FPGA，等等。 本文研究了时域FPGA上实现高速高阶FIR数字滤波器结构，并实现了高压缩比的LFM脉冲信号的匹配滤波。文章根据FIR数字滤波器理论，分析比较实现了FIR滤波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上设计了高速高阶FIR滤波器。并详细进行了分析；设计出了一个256阶的线性调频脉冲压缩信号的匹配滤波器设计实例，并用ModelSim软件进行了仿真。
上传时间： 2013-07-18
上传用户：yt1993410
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。"多谐"指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
上传时间： 2013-10-14
上传用户：cicizoe
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
a_bit equ 20h ;个位数存放处 b_bit equ 21h ;十位数存放处 temp equ 22h ;计数器寄存器 star: mov temp,#0 ;初始化计数器 stlop: acall display inc temp mov a,temp cjne a,#100,next ;=100重来 mov temp,#0 next: ljmp stlop ;显示子程序 display: mov a,temp ;将temp中的十六进制数转换成10进制 mov b,#10 ;10进制/10=10进制 div ab mov b_bit,a ;十位在a mov a_bit,b ;个位在b mov dptr,#numtab ;指定查表启始地址 mov r0,#4 dpl1: mov r1,#250 ;显示1000次 dplop: mov a,a_bit ;取个位数 MOVC A,@A+DPTR ;查个位数的7段代码 mov p0,a ;送出个位的7段代码
上传时间： 2013-11-06
上传用户：lx9076
