采用三维泊松方程和二维薛定谔方程自洽求解方法,建立量子点接触器件（QPC）内的电势分布和二维电子气层的电子密度分布的准三维模型及模拟方法,并将模拟结果与传统的Buttiker鞍型电势分布进行比较。
上传时间： 2013-10-18
上传用户：ZOULIN58
该电路集成了16路光耦隔离输入电路和8路继电器输出电路，可在ISA总线的控制下完成数据信号、指令信号和电源信号的输入输出。实际应用结果表明，该多通道控制电路的信号分配传输频率可达6.5 MHz，完全达到设计要求；该电路按国家军用标准设计定型，在测试领域具有广阔的应用前景。
上传时间： 2013-11-24
上传用户：zhangfx728
针对传统诊断方法的不足之处，介绍了基于人工智能和现代信息信号处理的现代故障诊断方法，包括专家系统诊断方法、神经网络诊断方法、模糊诊断方法和基于核的诊断方法，同时系统地分析了每种方法的基本原理、优缺点、研究进展和典型应用。最后探讨了目前模拟电路故障诊断研究存在的问题和未来的发展方向。
上传时间： 2013-10-30
上传用户：maricle
....................模拟电子知识
上传时间： 2013-11-04
上传用户：哈哈hah
故障样本数据的获取是模拟电路故障诊断中最基本的步骤。为了实现短时间内多次进行故障注入、获取大量样本数据，提出了基于SLPS的样本数据自动获取技术。利用SLPS将PSpice与Matlab结合，采用Matlab编程，实现故障模拟电路仿真数据获取的自动化。实际应用表明该方法操作简便，自动化程度高。
上传时间： 2013-10-23
上传用户：ZJX5201314
证券模拟实验室工作人员日常行为准则1、 必须注意环境卫生。禁止在实验室、办公室内吃食物、抽烟、随地吐痰；对于意外或工作过程中污染实验室地板和其它物品的，必须及时采取措施清理干净，保持实验室无尘洁净环境。 2、 必须注意个人卫生。工作人员仪表、穿着要整齐、谈吐文雅、举止大方。 3、 实验室用品要各归其位，不能随意乱放。 4、 实验室应安排人员值日，负责实验室的日常整理和行为督导。 5、 实验室的防晒、防水、防潮，维持实验室环境通爽，注意天气对实验室的影响，雨天应及时主动检查和关闭窗户、检查去水通风等设施。 6、 实验室内部不应大声喧哗、注意音响音量控制、保持安静的工作环境。 7、 坚持每天下班之前将桌面收拾干净、物品摆放整齐。
上传时间： 2013-12-30
上传用户：shanxiliuxu
模拟乘法器在运算电路中的应用 8.6.1 乘法运算电路 8.6.2 除法运算电路 8.6.3 开方运算电路
上传时间： 2013-10-10
上传用户：270189020
本讲研究模拟电路的重要性模拟电路设计的难点研究AIC的重要性研究CMOS AIC的重要性电路设计一般概念抽象级别健壮性设计符号约定
上传时间： 2013-11-21
上传用户：baitouyu
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
2-1 何谓测量放大电路？对其基本要求是什么？ 在测量控制系统中，用来放大传感器输出的微弱电压，电流或电荷信号的放大电路称为测量放大电路，亦称仪用放大电路。对其基本要求是：①输入阻抗应与传感器输出阻抗相匹配；②一定的放大倍数和稳定的增益；③低噪声；④低的输入失调电压和输入失调电流以及低的漂移；⑤足够的带宽和转换速率（无畸变的放大瞬态信号）；⑥高输入共模范围（如达几百伏）和高共模抑制比；⑦可调的闭环增益；⑧线性好、精度高；⑨成本低。 2-2 图2-2a所示斩波稳零放大电路中，为什么采用高、低频两个通道，即R3、C3组成的高频通道和调制、解调、交流放大器组成的低频通道？ 采用高频通道是为了使斩波稳零放大电路能在较宽的频率范围内工作，而采用低频通道则能对微弱的直流或缓慢变化的信号进行低漂移和高精度的放大。 2-3 请参照图2-3，根据手册中LF347和CD4066的连接图（即引脚图），将集成运算放大器LF347和集成模拟开关CD4066接成自动调零放大电路。 LF347和CD4066接成的自动调零放大电路如图X2-1。
标签： 信号放大电路
上传时间： 2013-10-09
上传用户：ysjing
