在能源枯竭及环境污染问题日益严重的今天，光伏发电是未来可再生能源应用的一种重要方法。本文以光伏逆变技术为研究对象，对光伏系统最大功率点跟踪方法、光伏智能充电控制策略、光伏并网系统拓扑结构与控制方法、光伏并网与有源滤波统一控制方法等问题进行了深入研究。 在扰动观测法的基础上，提出了一种直接电流控制最大功率点跟踪方法，通过检测变换器输出电流进行最大功率点跟踪控制，简化控制算法，同时省去了扰动观测法中的电压和电流传感器，降低系统成本。 研究了一种实用的光伏系统蓄电池充电控制策略，将最大功率点跟踪与智能充电控制有机结合在一起，充分利用光伏电池的输出功率，缩短充电时间，提高充电效率；研究了一种全数字式逆变器，通过电压有效值外环和瞬时值内环的双闭环控制，既能保证系统输出电压的稳态精度，又能保证瞬变负载条件下的动态特性。研制了一套3kW光伏独立发电系统并进行了实验验证。 针对住宅型光伏并网逆变器体积小、性能价格比高的要求，研究了一种基于导抗变换器的并网逆变器拓扑结构，相比于传统电流型逆变器，本拓扑省去了笨重的电抗器，同时利用高频变压器进行能量传递和电气隔离，进一步降低了系统损耗和体积，降低系统成本。 经研究发现，由于导抗变换器的固有特性，采用传统的SPWM调制方法将导致并网逆变器输出平顶饱和的非正弦电流，造成对电网的谐波污染，提出了一种新型改进调制模式。该方法可以实现高功率因数、低谐波并网发电。根据上述理论分析，研制了一台3kW单相光伏并网逆变器，实验结果验证了理论分析的正确性。 研究了一种三相电流型并网逆变器拓扑结构及其控制方法，采用改进调制模式对其进行控制，在谐波抑制方面取得了满意的效果。提出的三相并网逆变方案，相比于传统三相并网逆变器，具有如下显著优点：系统中任意一相都是一个独立的子系统，不受其它相影响，即使在某一相或某两相损坏的情况下，剩余相也能正常运行，增加了系统的冗余性；在三相电网不平衡情况下，本方法也能提供稳定的三相电流，增加系统抗电网波动能力。初看起来本方案使用的导抗变换器和变压器有3套，但是每相承受的功率容量只有系统总功率的三分之一，这样可以选用较小容量的器件，有利于高频电感和变压器的制作和生产。提出了一种基于导抗变换器的三相电流型逆变器实现方案，利用导抗变换器将输入直流电压变换为高频正弦电流，经高频变压器隔离及电流等级变换后进行裂相调制，输出为三相正弦电流。该方法不仅省去了传统电流型逆变器直流侧电抗器，而且采用高频变换进行功率传输，减小了隔离变压器及输出滤波器的体积，有利于装置的小型化和降低成本。 针对光伏电池输出电压较低的问题，研究了一种单级式三相升压型并网逆变器，通过一级变换同时实现升压和DC/AC变换功能，并且提出了一种基于DSP芯片的控制策略，本方法仅用一个电压传感器就能替代原先的三个电压传感器：每个载波周期短路相只进行一次开关动作，同时任何时刻只有2个开关管导通，可有效降低系统的开关损耗和导通损耗；由于采用DSP控制，具有控制灵活、稳定性高、成本低、并网电能质量好，便于功率调节等优点。 提出了一种光伏并网与有源滤波兼用的统一控制策略，在同一套装置上既实现光伏并网发电，又实现谐波补偿，克服目前的光伏发电装置白天发电、夜间停机的不足，提高系统利用率。详细分析了无功电流和谐波电流的检测方法、光伏并网发电有功指令电流的生成方法及电流环控制器和电压环控制器的设计方法，并对光伏并网发电与有源滤波统一控制模式和单一有源滤波模式进行了讨论，仿真和实验结果验证了所提出的系统结构及控制策略的正确性和可行性。
上传时间： 2013-04-24
上传用户：dancnc
MCS-51 单片机 监控 程序 源代码 分析
上传时间： 2013-06-15
上传用户：ligong
风能作为一种清洁可再生能源，发展迅速，已经成为世界新能源最主要的发展方向之一。本文以863计划项目"MW级风力发电机组电控系统研制"为研究背景，介绍了1.2MW永磁同步电机变速恒频风力发电系统，研究了变流系统中逆变器的控制方法。 本文首先对风力发电进行了概述，介绍了我国和世界风电发展状况以及技术发展趋势。当今风力发电技术，大功率直驱化和双馈是两个发展方向，本课题1.2MW风力发电系统就是采用了永磁同步电机加交直交变流系统的结构模式，中间省去了齿轮箱，减少了维护，具有较好的发展前景。 论文第二章首先对风轮机叶片的空气动力特性进行了分析，介绍了不同风速下风力发电机的控制策略。就直驱技术与变速箱/感应电机技术--目前风力发电领域变速恒频技术的两大发展方向作了较为详细的介绍分析。 在变流系统中，逆变并网是重要的环节，起到了将电能传输到电网的作用。文章中重点分析了三相并网逆变器的主电路结构、原理和工作方法，并进行了理论推导和公式说明。 本文对1.2MW永磁同步电机变速恒频风力发电系统的主电路参数的选择作了理论推导和计算，包括主电路直流侧电容，网侧电感，三重化升压电感，网侧滤波电容等，还确定了斩波和逆变部分所采用的开关管和六相整流所采用的二极管，并在额定正常工作情况下，分别计算斩波和逆变部分开关管的损耗和开关管的结温。 本课题采用瞬时电流法对并网逆变器进行控制。在实验中上确定了电压外环和电流内环的PI参数，顺利完成了闭环控制实验。 文中采用DSP2407高速集成控制芯片是控制的核心，并根据控制流程图对其控制进行了软硬件设计，实现了控制板上的信号采集、运算、故障检测、电路驱动等功能。并进行了小功率试验，得到了较好的电压电流波形，并对波形进行了详细分析，验证了本文采用方法的正确性。
上传时间： 2013-07-06
上传用户：wangdean1101
本文首先从数控系统的组成与特点进行详细分析，然后对运动控制卡在整个系统中承担功能进行了分析。根据数字型号处理器件的快速运算能力和现场可编程门阵列器件的灵活、通用性提出了基于DSP器件和FPGA器件进行总体设计的规划。 本文重点详细阐述了四轴运动控制卡硬件电路的设计。通过对现有部分PC总线的介绍与比较，设计选择了PCI总线作为上位PC与运动控制卡的通信总线，并且选择PCI9052芯片来设计PCI接口模块；基于DSP器件的特点，设计选择了TMS320LF2407芯片为核心，进行运算控制单元的设计，同时对其主要内部资源进行了分配。最后，根据硬件的原理图，完成了具体电路板的制作。 对软件设计，文章主要对插补算法在DSP上的实现作了一些探讨。介绍了两种加速模式：梯形加速模式和s曲线加速模式。就逐点比较法直线和圆弧插补算法以及数字积分插补原理也进行了分析。最终，提出总体程序流程控制、速度控制算法、插补算法等的程序设计框架，并进行了具体程序设计。
上传时间： 2013-07-19
上传用户：CHENKAI
图书－电子技术学习方法和分析思路轻松入门，很不错的一本书，对电路分析很有用的。
上传时间： 2013-05-16
上传用户：lixinxiang
近几年来，OFDM(Orthogonal Frequency Division Multiplexing)技术引起了人们的广泛注意，根据这项新技术，很多相关协议被提出来。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口满足IEEE 802.16标准的宽带无线通信系统，IEEE标准在2004年定义了空中接口的物理层(PHY)，即802.16d协议。该协议规定数据传输采用突发模式，调制方式采用OFDM技术，传输速率较高且实现方便、成本低廉，已经成为首先推广应用的商业化标准。 本文主要对IEEE802.16d OFDM系统物理层进行研究，并在XILINX公司的Virtexpro II芯片上实现了基带算法。 首先讨论了OFDM基本原理及其关键技术。根据IEEE802.16d OFDM系统的物理层发送端流程搭建了基带仿真链路，利用MATLAB/SIMULINK仿真了OFDM系统在有无循环前缀(CP)、多径数目不同等情况下的性能变化。由于同步算法和信道估计算法计算量都很大，为了找到适合采用FPGA实现的算法，分析了同步误差和不同信道估计算法对接收信号的影响，并结合计算量的大小提出了一种新的联合同步算法，以及得出了LS信道估计算法最适合802.16d系统的结论。 其次，完成了基带发射机和接收机的FPGA硬件电路实现。为了使系统的时钟频率更高，采用了流水线的结构。设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。 最后，采用串口通信的方式对基带系统进行了验证。通过串口通信从功能上表明该系统确实可行。 关键词：IEEE802. 16d； OFDM； 同步；信道估计；基带系统
上传时间： 2013-07-31
上传用户：1757122702
固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质，不需要浪费大量的寻道时间，因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构，因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展，固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景，通过可编程逻辑器件FPGA，基于ATA协议并使用硬件编程语言verilog，设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作，从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一：论文从固态硬盘的基本结构出发，分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求，并概括了IDE控制器设计的要点和难点；第二：论文设计了IDE控制器的总体功能框架，将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块，并分析了各个子功能模块的基本工作原理和具体功能设计；第三：论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码，同时给出了主要子功能模块的时序仿真图；最后，论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现，并通过SAS逻辑分析仪和QuartusⅡ对IDE控制器进行了功能测试和分析，验证了本论文设计的正确性。
上传时间： 2013-07-31
上传用户：liangrb
UBoot源码分析及在S3C2440的移植过程
上传时间： 2013-04-24
上传用户：CETM008
本课题是在课题组已实现的高速串行通信平台的基础上，进一步引伸，设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核，力求在从模式下，做到占用资源更少，传输速度更快，也为以后实现更完整的功能提供平台。 本文以此为背景，基于FPGA平台，搭建以开源的PCI软核为核心的串行通信接口平台，使其成为PCI总线与用户逻辑之间的桥梁，使用户逻辑避开与复杂的PCI总线协议。本课题采用Spartan-II FPGA芯片XC2S200-6FG456C系统开发板作为串行通信接口的硬件实验平台，实现了支持配置读/写交易、单数据段读/写、突发模式读/写、命令/地址译码功能和数据传送错误检测与处理功能的PCI软核。 本文主要阐述了以PCI软核为核心的串行通信平台的实现，首先介绍了PCI软核的编程语言、软件工具和硬件实验平台Spartan-II FPGA芯片XC2S200-6FG456C系统开发板。然后，介绍了PCI总线命令、PCI软核所支持的功能、PCI软核两侧信号的定义、PCI软核配置模块以及探讨了PCI软核的状态机接收、发送数据等过程，分析了PCI软核的数据收发功能仿真，主要包括配置读/写交易、单数据段模式读/写和突发模式读/写的仿真图形，并阐述了管脚约束的操作流程。最后介绍PCI软核模块的WDM驱动，内容包括驱动程序简介、驱动程序的开发、中断处理、驱动程序与应用程序之间的通信以及应用程序操作。最后，对PCI软核的各种性能进行了比较分析。整个模块设计紧凑，完成在实验平台上的数据发送。 设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。之后，将FPGA设计下载到Spanan-II FPGA芯片XC2S200-6FG456C系统开发板中运行。 文章最后指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：sc965382896
本文完成了对MIPS-CPU的指令集确定，流水线与架构设计，代码编写，并且在x86计算机上搭建了称为gccmips_elf的仿真系统，完成了对MIPS-CPU硬件系统的模拟仿真，最终完成FPGA芯片的下载与实现。 @@ 本文完成了包含34条指令的MIPS-CPU指令集的制定，完成了整个MIPS-CPU的架构设计与5级流水线级数的确定。制定了整个CPU的主控制模块的状态转移图；根据MIPS-CPU的指令集的模式，完成了对不同模式下的指令的分析，给出了相应的取指，译码，产生新的程序存储器寻址地址，执行，数据存储器与寄存器文件回写的控制信号，完成取指令模块，译码模块，执行模块，数据回写等模块代码的编写，从而完成了流水线模块的代码设计。 @@ 重点分析了由于流水线设计而引入的竞争与冒险，分析了在不同流水线阶段可能存在的竞争与冒险，对引起竞争与冒险的原因进行了确定，并通过增加一些电路逻辑来避免竞争与冒险的发生，完成了竞争与冒险检测电路模块以及数据回写前馈电路模块的代码编写，从而解决了竞争与冒险的问题，使设计的5级流水线得以畅顺实现。 @@ 完成了MIPS-CPU的仿真系统平台的搭建，该仿真器用来对应用程序进行编译，链接与执行，生成相应汇编语言程序以及向量文件(16进制机器码)；并且同时产生相关的Modelsim仿真，及Quartus II下载验证的文件。本设计利用该仿真系统来评估设计的MIPS-CPU的硬件系统，模拟仿真结果证明本文设计的MIPS-CPU可以实现正常功能。本论文课题的研究成功对今后从事专用RISC-CPU设计的同行提供了有益的参考。 @@ 最终将设计的MIPS-CPU下载到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II软件进行了编译与验证，对设计的MIPS-CPU的资源使用，关键路径上的时序，布线情况进行了分析，最终完成各个指标的检查，并且借助Quartus II软件内嵌的Signal Tap软件进行软硬件联合调试，结果表明设计的MIPS-CPU功能正常，满足约束，指标正确。 @@关键词 MIPS；流水线；竞争与冒险；仿真器；FPGA
上传时间： 2013-07-31
上传用户：gjzeus
