usbdos启动盘(usbdos.rar)制作软件下载
上传时间： 2013-07-21
上传用户：liucf
本文档描述了MIFARE 串行读卡模块ZLG500A 与主机微处理器之间的串行通信软件的通信协议和命令.ZLG500A 是一个简单的串行读写模块它可以读写MIFARE ,无线智能
上传时间： 2013-04-24
上传用户：liansi
正交频分复用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技术通过将整个信道分为多个带宽相等并行传输的子信道，通过将信息经过子信道独立传输来实现通信，子信道的正交性可以保证最大限度的利用频谱资源。OFDM系统通过循环前缀来消除符号间干扰(ISI)，通过IDFT/DFT调制解调降低了系统实现的复杂度。由于其频谱利用率高，抗多径能力强，在多种通信场合中都得到了应用。虽然有着上述优点，但为了准确的恢复信号，信道估计是OFDM系统中必须实现的一环。 本文正是针对OFDM接收机中的信道估计模块的运算部件的实现进行了研究。首先，研究了OFDM信道估计的LS算法，一阶线性插值算法，二次多项式插值算法，建立了适用于宽带通信系统的信道估计模块模型。其次研究了加法器电路和乘法器电路的实现，包括进位行波加法器，曼彻斯特进位链，超前进位加法器和乘法原理，阵列乘法器，wallace树乘法器及BOOTH编码算法，并分析了各种电路的特性及优缺点。接着研究了几种主要的除法器设计算法，包括数字循环算法，基于函数迭代的算法，以及CORDIC算法，结合信道估计的特点选择了函数迭代和CORDIC算法作为具体实现的方法。最后，在前面的设计的基础上在FPGA芯片上实现了前面的设计方案。
上传时间： 2013-06-06
上传用户：yyyyyyyyyy
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-05-25
上传用户：refent
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
制作一个正弦信号发生器的设计:（1）正弦波输出频率范围：1kHz～10MHz；（2）具有频率设置功能，频率步进：100Hz；（3）输出信号频率稳定度：优于10-2；（4）输出电
标签： 正弦信号发生器
上传时间： 2013-06-18
上传用户：huannan88
IEEE802旗下的无线网络协议引领了无线网络领域的新革命，其不断提升的速度优势满足了人们对于高速无线接入的迫切要求，在这其中，OFDM技术所起的作用不可小觑。随着FPGA、信号处理和通信技术的发展，OFDM的应用得到了长足的进步。在此情况下，以OFDM技术为核心实现数据传输的原型机系统显得应情应景而且必要。 本课题在深入理解OFDM技术的同时，结合相应的EDA工具对系统进行建模并基于IEEE802.11a物理层标准给出了一种OFDM基带传输的系统实现方案。整个设计采用目前主流的自顶向下的设计方法，由总体设计至详细设计逐步细化。 在系统功能模块的FPGA实现过程中，针对XilinxVirtex-Ⅱ芯片对各个模块进行了详细设计，通过采用双端口RAM、流水、乒乓结构等处理实现高速的同步的信道编码的功能模块；通过比较符号定时的不同算法，给出了基于MultiplierlessCorrelator的实现结构并给出了仿真波形图，验证了采用该算法后符号定时模块的资源耗费大大降低而功能却依然和基于乘法器的符号定时模块相当；通过对Viterbi算法进行简化，给出了(2，1，6)卷积码的4比特软判决Viterbi解码器的设计和实现。最后根据系统所选芯片XC2V3000给出了具有较高配置灵活性的基于SystemACE配置方案的FPGA的硬件原理图设计和PCB设计。 本文首先以无线局域网和IEEE802无线网络家族引出OFDM技术发展、研究价值及OFDM的优缺点，接下来从OFDM原理入手，简要说明了OFDM的基本要素以及目前的研究热点，之后在介绍完IEEE802.11a物理层标准的同时给出了本原型机系统的总体设计方案，并从硬件语言设计和FPGA硬件原理设计两方面给出了该系统的详细设计。 随着OFDM技术的普及以及未来通信技术对OFDM的青睐，相信本论文的工作对OFDM基带传输系统的原型设计和实现具有一定的参考价值。
上传时间： 2013-07-13
上传用户：远远ssad
近年来，基于DSP和FPGA的运动控制系统己成为新一代运动控制系统的主流。基于DSP和FPGA的运动控制系统不仅具有信息处理能力强，而且具有开放性、实时性、可靠性的特点，因此在机器人运动控制领域具有重要的应用价值。 论文从步行康复训练器的设计与制作出发，主要进行机器人的运动控制系统设计和研究。文章首先提出了多种运动控制系统的实现方案。根据它们的优缺点，选定以DSP和FPGA为核心进行运动控制系统平台的设计。 论文详细研究了以DSP和FPGA为核心实现运动控制系统的软、硬件设计，利用DSP实现运动控制系统总体结构与相关功能模块，利用FPGA实现运动控制系统地址译码电路、脉冲分配电路以及光电编码器信号处理电路，并对以上电路系统进行了功能仿真和时序仿真。 结果表明，基于DSP和FPGA为核心的运动控制系统不仅实现了设计功能要求，同时提高了机器人运动控制系统的开放性、实时性和可靠性，并大大减小了系统的体积与功耗。
上传时间： 2013-06-22
上传用户：debuchangshi
会跳舞的机器人，采用51单片机。内容为实例制作。
标签： 舞蹈机器人
上传时间： 2013-08-04
上传用户：liuqy
超级绚丽的LED旋转时钟，相关的制作资料，，，，，
上传时间： 2013-05-24
上传用户：luominghua
