代码检查工具 只要简单一些switch case的配对 以及类里面memset的使用，防止盖了虚表
上传时间： 2013-12-25
上传用户：ccclll
用VHDL语言设计三人表决器 新建VHDL设计文件并保存 检查编译 波形仿真
上传时间： 2014-12-07
上传用户：541657925
语法分析 C2.1 实验目的 编制一个递归下降分析程序,实现对词法分析程序所提供的单词序列的语法检查和结构分析. C2.2 实验要求 利用C语言编制递归下降分析程序,并对简单语言进行语法分析. C2.2.1待分析的简单语言的语法 用扩充的BNF表示如下: (1)<程序>：：＝begin<语句串>end (2)<语句串>：：＝<语句>{ <语句>} (3)<语句>：：＝<赋值语句> (4)<赋值语句>：：＝ID：＝<表达式> (5)<表达式>：：＝<项>｛＋<项> | —项>｝ (6)<项>：：＝<因子>{*<因子> | /<因子>} (7)<因子>：：＝ID | NUM | (<表达式>) Ｃ２。２。２实验要求说明 输入单词串，以“＃”结束，如果是文法正确的句子，则输出成功信息，打印“success”,否则输出“error”.
上传时间： 2014-09-05
上传用户：caiiicc
WiFi信号强度扫描仪监视器或检查器源码WiFi信号强度扫描仪监视器或检查器源码
上传时间： 2021-12-31
上传用户：
代替GJB 1710－1993本标准规定了军工产品试制、生产前准备状态检查的要求、内容、组织与程序。
上传时间： 2022-04-24
上传用户：
PCB三种特殊布线分享及检查方
标签： pcb
上传时间： 2022-06-18
上传用户：fliang
AN222944 HX3PD硬件设计指南和检查表硬件（英文名Hardware）是计算机硬件的简称（中国大陆及香港用语，台湾叫作:硬体），是指计算机系统中由电子，机械和光电元件等组成的各种物理装置的总称。这些物理装置按系统结构的要求构成一个有机整体为计算机软件运行提供物质基础。简而言之，硬件的功能是输入并存储程序和数据，以及执行程序把数据加工成可以利用的形式。从外观上来看，微机由主机箱和外部设备组成。主机箱内主要包括CPU、内存、主板、硬盘驱动器、光盘驱动器、各种扩展卡、连接线、电源等；外部设备包括鼠标、键盘等。
标签： HX3PD
上传时间： 2022-06-25
上传用户：20125101110
2-产品原理图EMC设计检查列表V1.0_赛盛技术
上传时间： 2022-07-18
上传用户：bluedrops
本文完成了对MIPS-CPU的指令集确定，流水线与架构设计，代码编写，并且在x86计算机上搭建了称为gccmips_elf的仿真系统，完成了对MIPS-CPU硬件系统的模拟仿真，最终完成FPGA芯片的下载与实现。 @@ 本文完成了包含34条指令的MIPS-CPU指令集的制定，完成了整个MIPS-CPU的架构设计与5级流水线级数的确定。制定了整个CPU的主控制模块的状态转移图；根据MIPS-CPU的指令集的模式，完成了对不同模式下的指令的分析，给出了相应的取指，译码，产生新的程序存储器寻址地址，执行，数据存储器与寄存器文件回写的控制信号，完成取指令模块，译码模块，执行模块，数据回写等模块代码的编写，从而完成了流水线模块的代码设计。 @@ 重点分析了由于流水线设计而引入的竞争与冒险，分析了在不同流水线阶段可能存在的竞争与冒险，对引起竞争与冒险的原因进行了确定，并通过增加一些电路逻辑来避免竞争与冒险的发生，完成了竞争与冒险检测电路模块以及数据回写前馈电路模块的代码编写，从而解决了竞争与冒险的问题，使设计的5级流水线得以畅顺实现。 @@ 完成了MIPS-CPU的仿真系统平台的搭建，该仿真器用来对应用程序进行编译，链接与执行，生成相应汇编语言程序以及向量文件(16进制机器码)；并且同时产生相关的Modelsim仿真，及Quartus II下载验证的文件。本设计利用该仿真系统来评估设计的MIPS-CPU的硬件系统，模拟仿真结果证明本文设计的MIPS-CPU可以实现正常功能。本论文课题的研究成功对今后从事专用RISC-CPU设计的同行提供了有益的参考。 @@ 最终将设计的MIPS-CPU下载到ALTERA公司的FPGA-EP1C6Q240芯片，并且借助ALTERA公司提供的Quartus II软件进行了编译与验证，对设计的MIPS-CPU的资源使用，关键路径上的时序，布线情况进行了分析，最终完成各个指标的检查，并且借助Quartus II软件内嵌的Signal Tap软件进行软硬件联合调试，结果表明设计的MIPS-CPU功能正常，满足约束，指标正确。 @@关键词 MIPS；流水线；竞争与冒险；仿真器；FPGA
上传时间： 2013-07-31
上传用户：gjzeus
随着半导体制造技术不断的进步，SOC(System On a Chip)是未来IC产业技术研究关注的重点。由于SOC设计的日趋复杂化，芯片的面积增大，芯片功能复杂程度增大，其设计验证工作也愈加繁琐。复杂ASIC设计功能验证已经成为整个设计中最大的瓶颈。 使用FPGA系统对ASIC设计进行功能验证，就是利用FPGA器件实现用户待验证的IC设计。利用测试向量或通过真实目标系统产生激励，验证和测试芯片的逻辑功能。通过使用FPGA系统，可在ASIC设计的早期，验证芯片设计功能，支持硬件、软件及整个系统的并行开发，并能检查硬件和软件兼容性，同时还可在目标系统中同时测试系统中运行的实际软件。FPGA仿真的突出优点是速度快，能够实时仿真用户设计所需的对各种输入激励。由于一些SOC验证需要处理大量实时数据，而FPGA作为硬件系统，突出优点是速度快，实时性好。可以将SOC软件调试系统的开发和ASIC的开发同时进行。 此设计以ALTERA公司的FPGA为主体来构建验证系统硬件平台，在FPGA中通过加入嵌入式软核处理器NIOS II和定制的JTAG(Joint Test ActionGroup)逻辑来构建与PC的调试验证数据链路，并采用定制的JTAG逻辑产生测试向量，通过JTAG控制SOC目标系统，达到对SOC内部和其他IP(IntellectualProperty)的在线测试与验证。同时，该验证平台还可以支持SOC目标系统后续软件的开发和调试。 本文介绍了芯片验证系统，包括系统的性能、组成、功能以及系统的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC验证系统的硬件平台，提出了验证系统的总体设计方案，重点对验证系统的数据链路的实现进行了阐述；详细研究了嵌入式软核处理器NIOS II系统，并将定制的JTAG逻辑与处理器NIOS II相结合，构建出调试与验证数据链路；根据芯片验证的要求，设计出软核处理器NIOS II系统与PC建立数据链路的软件系统，并完成芯片在线测试与验证。 本课题的整体任务主要是利用FPGA和定制的JTAG扫描链技术，完成对国产某型DSP芯片的验证与测试，研究如何构建一种通用的SOC芯片验证平台，解决SOC验证系统的可重用性和验证数据发送、传输、采集的实时性、准确性、可测性问题。本文在SOC验证系统在芯片验证与测试应用研究领域，有较高的理论和实践研究价值。
上传时间： 2013-05-25
上传用户：ccsp11
