DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
标签： signal_out signal_in DPLL 模
上传时间： 2013-12-26
上传用户：希酱大魔王
在开发U-BOOT时新填加的一个FLASH驱动程序,实现U-BOOT的FLASH烧写功能
标签： U-BOOT FLASH 驱动程序 烧写
上传时间： 2016-01-20
上传用户：koulian
DES算法,包括加、减密。经过测试。应该没什么问题。由此可做3DES
标签： 3DES DES 算法 减
上传时间： 2013-12-24
上传用户：1966640071
实现大数的加减运算，实 现大数的加减运算
标签： 减 运算
上传时间： 2016-01-21
上传用户：WMC_geophy
des加解密算法程序包， des加解密算法程序包
标签： des 加解密 算法 程序
上传用户：athjac
err加解密算法程序包， err加解密算法程序包
标签： err 加解密 算法 程序
上传时间： 2013-12-11
上传用户：225588
md2 加解密算法程序包，md2 加解密算法程序包
标签： md2 加解密 算法 程序
上传时间： 2014-08-21
上传用户：himbly
md4加解密算法程序包， md4加解密算法程序包
标签： md4 加解密 算法 程序
上传时间： 2013-12-25
上传用户：sunjet
VHDL 开发PCI加密解密卡 逢甲大學 資訊工程學系專題報告 PCI 介面之加解密卡製作
标签： PCI VHDL 加密 解密
上传用户：qoovoop
用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。
标签： Verilog 8bit 语言 加法器
上传时间： 2013-12-19
上传用户：alan-ee
