当前，片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段，经过严格验证质量可靠的IP核成为SOC产业中的重要一环。 GPIB控制器芯片是组建自动测试系统的核心，在测试领域应用广泛。本人通过查阅大量的技术资料，分析了集成电路在国内外发展的最新动态，提出了基于FPGA的自主知识产权的GPIB控制器IP核的设计和实现。 本文首先讨论了基于FPGA的GPIB控制器的背景意义，接着对FPGA开发所具备的基本知识作了简要介绍。文中对GPIB总线进行了简单的描述，根据芯片设计的主要思想，重点在于论述怎样用FPGA来实现IEEE-488.2协议，并详细阐述了GPIB控制器的十种接口功能及其状态机的IP核实现。同时，对数据通路也进行了较为细致的说明。在设计的时候采用基于模块化设计思想，用VerilogHDL语言完成各模块功能描述，通过Synplifv软件的综合，用Modelsim对设计进行了前、后仿真。最后利用生成的模块符号采取类似画电路图的方法完成整个系统芯片的lP软核设计，并用EDA工具下载到了FPGA上。 为了更好地验证设计思想，借助EDA工具对GPIB控制器的工作状态进行了软件仿真，给出仿真结果，仿真波形验证了GPIB控制器的工作符合预想。最后，本文对基于FPGA的GPIB控制器的IP核设计过程进行了总结，展望了当前GPIB控制器设计的发展趋势，指出了开展进一步研究需要做的工作。
上传时间： 2013-06-12
上传用户：mqien
当前，随着电子技术的飞速发展，智能化系统中需要传输的数据量日益增大，要求数据传送的速度也越来越快，传统的数据传输方式已无法满足目前的要求。在此前提下，采用高速数据传输技术成为必然，DMA(直接存储器访问)技术就是较理想的解决方案之一，能够满足信息处理实时性和准确性的要求。 本文以EDA工具、硬件描述语言和可编程逻辑器件(FPGA)为技术支撑，设计DMA控制器的总体结构。在通道检测模块中，解决了信号抗干扰和请求信号撤销问题，并提出并行通道检测算法；在优先级管理模块中提出了动态优先级端口响应机制；在传输模块中采用状态机的设计思想设计多个通道的数据传输。通过各模块问题的解决及新方法的采用，最终设计出基于FPGA的多通道DMA控制器的IP软核。实验仿真结果表明，本控制器传输速度较快，主频达100MHz以上，且工作稳定。
上传时间： 2013-05-16
上传用户：希酱大魔王
单片微型计算机(单片机)是将微处理器CPU、程序存储器、数据存储器、定时/计数器、输入/输出并行接口等集成在一起。由于单片机具有专门为嵌入式系统设计的体系结构与指令系统，所以它最能满足嵌入式系统的应用要求。Intel公司生产的MCS-51系列单片机是我国目前应用最广的单片机之一。 随着可编程逻辑器件设计技术的发展，每个逻辑器件中门电路的数量越来越多，一个逻辑器件就可以完成本来要由很多分立逻辑器件和存储芯片完成的功能。这样做减少了系统的功耗和成本，提高了性能和可靠性。FPGA就是目前最受欢迎的可编程逻辑器件之一。IP核是将一些在数字电路中常用但比较复杂的功能块，设计成可修改参数的模块，让其他用户可以直接调用这些模块，这样就大大减轻了工程师的负担，避免重复劳动。随着FPGA的规模越来越大，设计越来越复杂，使用IP核是一个发展趋势。 本课题结合FPGA与8051单片机的优点，主要针对以下三个方面研究： (1)FPGA开发平台的硬件实现选用Xilinx公司的XC3S500E-PQ208-4-C作为核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作为片内程序存储器，搭建FPGA的硬件开发平台。 (2)用VHDL语言实现8051IP核分析研究8051系列单片机内部各模块结构以及各部分的连接关系，实现了基于FPGA的8051IP核。主要包括如下几个模块：CPU模块、片内数据存储器模块、定时/计数器模块、并行端口模块、串行端口模块、中断处理模块、同步复位模块等。 (3)基于FPGA的8051IP核应用用所设计的8051IP核，实现了对一个4×4键盘的监测扫描、键盘确认、按键识别等应用。
上传时间： 2013-06-21
上传用户：stampede
本文首先介绍了步进电机的细分电流控制策略(实质是细分控制函数发生器)，然后讨论了圆弧插 补产生步进电机细分电流的控制方法。最后介绍一 个行之有效的优化修正方法—— 加权补偿法。
上传时间： 2013-07-28
上传用户：lgs12321
本文对嵌入硬核的FPGA布线通道宽度分布和改进FPGA布局算法进行了研究。文章在嵌入硬核的FPGA布线通道宽度分布研究中，引入了四种架构，其布线通道宽度分布函数分别为均匀、脉冲、高斯和三角分布。通过修改VPR工具的源代码，使平台适用于具有嵌入硬核的FPGA架构，利用MCNC基准电路来测试这四种架构的性能。实验结果表明：在以网线平均长度作为指标的测试中，通道宽度均匀分布的架构具有更短的布线长度、更优的性能。
上传时间： 2013-06-01
上传用户：JGR2013
USB(UniversalSerialBus，通用串行总线)是当今消费电子产品和仪器设备中应用最广的接口协议之一，然而目前国内的USB芯片只有极少数几款，产品研究善处于起步阶段，绝大部分产品主要由国外的IC设计芯片厂商如Cypress、NEC等一些国际著名公司提供。因而，如果能够自主开发设计USB芯片以替代国外同类产品，将会有很好的市场前景和利润空间。 本论文课题是针对基于FPGA(FieldProgrammableGateArray，现场可编程门阵列器件)的数字电子产品应用设计一种实际可复用的USB接口引擎软核。该软核主要是用于处理USB标准协议包的通信处理，通过外接MCU(MultipointControlUnit，微控制器)就可以实现完整的USB接口通讯功能。它的功能相当于一些USB引擎的专用芯片如：Philips的PDIUSBD12等，其优点是结构简单、灵活性高、复用设计方便。 功能仿真和综合测试结果显示本论文所设计的接口引擎软核符合设计要求，并且软核的性能和市场上同类产品基本一致。本论文的创新之处在于：1、从可配置性角度出发设计了低速、全速、高速三种可选模式；2、支持最多31个可配置端点；3、采用了可综合、可移植的RTL(RegisterTransferLevel，寄存器传输级)代码设计规则，同时也开发了可综合的验证测试代码；4、完全由硬件实现USB通信功能。
上传时间： 2013-07-18
上传用户：JasonC
STM32库函数使用 怎么样建立一个工程
上传时间： 2013-04-24
上传用户：tfyt
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
本文介绍了一个基于CPLD／FPGA的嵌入式IP核设计。论文在阐述可编程逻辑器件及其发展趋势的基础上，探讨了知识产权复用理念，MCU的复杂化设计以及数字信号传输与处理的速度要求。结合国内外对CPLD／FPGA的使用现状，引出了在CPLD／FPGA上开发嵌入式模块程序的理念并提出了设计实现方法和设计实例。课题的设计目标为开发一个基于CPLD／FPGA的USBIP模块，实现开发板与PC机之间的USB通信。设计过程首先进行硬件设计，在FPGA开发板上开发扩展板；其次用ISE开发软件进行FPGA数字化设计；在软件开发完成后，将配置生成的比特流文件通过JTAG电缆下载到FPGA开发板上，实现FPGA开发板与PC机之间的通信。 该设计具有很高的实用性，它进一步扩大了可编程芯片的领地，将复杂专有芯片挤向高端和超复杂应用；它使得IP资源复用理念得到更普遍的应用；为基于FPGA的嵌入式系统设计提供了广阔的思路。
上传时间： 2013-07-05
上传用户：隐界最新
vxworks函数功能速查,提高开发效率.
上传时间： 2013-06-24
上传用户：天涯
