VHDL 基础程序百例 FPGA 逻辑设计源码VHDL语言100例第1例 带控制端口的加法器第2例 无控制端口的加法器第3例 乘法器第4例 比较器第5例 二路选择器第6例 寄存器第7例 移位寄存器第8例 综合单元库第9例 七值逻辑与基本数据类型第10例 函数第11例 七值逻辑线或分辨函数第12例 转换函数第13例 左移函数第14例 七值逻辑程序包第15例 四输入多路器第16例 目标选择器第17例 奇偶校验器第18例 映射单元库及其使用举第19例 循环边界常数化测试第20例 保护保留字第21例 进程死锁 第22例 振荡与死锁第23例 振荡电路第24例 分辨信号与分辨函数第25例 信号驱动源第26例 属性TRANSACTION和分辨信号第27例 块保护及属性EVENT,第28例 形式参数属性的测试第29例 进程和并发语句第30例 信号发送与接收第31例 中断处理优先机制建模第32例 过程限定第33例 整数比较器及其测试第34例 数据总线的读写第35例 基于总线的数据通道第36例 基于多路器的数据通道第37例 四值逻辑函数第38例 四值逻辑向量按位或运算第39例 生成语句描述规则结构第40例 带类属的译码器描述第41例 带类属的测试平台第42例 行为与结构的混合描述第43例 四位移位寄存器第44例 寄存／计数器第45例 顺序过程调用第46例 VHDL中generic缺省值的使用第47例 无输入元件的模拟第48例 测试激励向量的编写第49例 delta延迟例释第50例 惯性延迟分析第51例 传输延迟驱动优先第52例 多倍（次）分频器第53例 三位计数器与测试平台第54例 分秒计数显示器的行为描述6第55例 地址计数器第56例 指令预读计数器第57例 加.c减.c乘指令的译码和操作第58例 2－4译码器结构描述第59例 2－4译码器行为描述第60例 转换函数在元件例示中的应用第61例 基于同一基类型的两分辨类型的赋值相容问题第62例 最大公约数的计算第63例 最大公约数七段显示器编码第64例 交通灯控制器第65例 空调系统有限状态自动机第66例 FIR滤波器第67例 五阶椭圆滤波器第68例 闹钟系统的控制第69例 闹钟系统的译码第70例 闹钟系统的移位寄存器第71例 闹钟系统的闹钟寄存器和时间计数器第72例 闹钟系统的显示驱动器第73例 闹钟系统的分频器第74例 闹钟系统的整体组装第75例 存储器第76例 电机转速控制器第77例 神经元计算机第78例ccAm2901四位微处理器的ALU输入第79例ccAm2901四位微处理器的ALU第80例ccAm2901四位微处理器的RAM第81例ccAm2901四位微处理器的寄存器第82例ccAm2901四位微处理器的输出与移位第83例ccAm2910四位微程序控制器中的多路选择器第84例ccAm2910四位微程序控制器中的计数器／寄存器第85例ccAm2910四位微程序控制器的指令计数器第86例ccAm2910四位微程序控制器的堆栈第87例 Am2910四位微程序控制器的指令译码器第88例 可控制计数器第89例 四位超前进位加法器第90例 实现窗口搜索算法的并行系统（1）——协同处理器第91例 实现窗口搜索算法的并行系统（2）——序列存储器第92例 实现窗口搜索算法的并行系统（3）——字符串存储器第93例 实现窗口搜索算法的并行系统（4）——顶层控制器第94例 MB86901流水线行为描述组成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901内ALU的行为描述第97例 移位指令的行为描述第98例 单周期指令的描述第99例 多周期指令的描述第100例 MB86901流水线行为模型
上传时间： 2022-05-14
上传用户：
EG8010 是一款数字化的、功能很完善的自带死区控制的纯正弦波逆变发生器芯片，应用于 DC-DC-AC 两级功率变换架构或 DC-AC 单级工频变压器升压变换架构，外接 12MHz 晶体振荡器，能实现高精度、失真和谐波都很小的纯正弦波 50Hz 或 60Hz 逆变器专用芯片。该芯片采用 CMOS 工艺，内部集成 SPWM 正弦发生器、死区时间控制电路、幅度因子乘法器、软启动电路、保护电路、RS232 串行通讯接口和 12832 串行液晶驱动模块等功能。
标签： 正弦波逆变器
上传时间： 2022-05-31
上传用户：
1.1 数字信号处理技术概述 1.2 FPGA技术 1.2.1 按颗粒度分类 1.2.2 按技术分类 1.2.3 FPL的基准 1.3 DSP的技术要求 1.4 设计实现 1.4.1 FPGA的结构 1.4.2 Altera EP4CE115F29C7 1.4.3 案例研究：频率合成器 1.4.4 用知识产权内核进行设计 1.5 练习第2章 计算机算法 2.1 计算机算法概述 2.2 数字表示法 2.2.1 定点数 2.2.2 非传统定点数 2.2.3 浮点数 2.3 二进制加法器 2.3.1 流水线加法器 2.3.2 模加法器 2.4 二进制乘法器 2.5 二进制除法器 2.5.1 线性收敛的除法算法 2.5.2 快速除法器的设计 2.5.3 阵列除法器 2.6 定点算法的实现 2.7 浮点算法的实现 2.7.1 定点数到浮点数的格式转换 2.7.2 浮点数到定点数的格式转换 2.7.3 浮点数乘法 2.7.4 浮点数加法 2.7.5 浮点数除法 2.7.6 浮点数倒数 2.7.7 浮点操作集成 2.7.8 浮点数合成结果 2.8 MAC与SOP 2.8.1 分布式算法基础 2.8.2 有符号的DA系统 2.8.3 改进的DA解决方案 2.9 利用CORDIC计算特殊函数 2.10 用MAC调用计算特殊函数 2.10.1 切比雪夫逼近 2.10.2 三角函数的逼近 2.10.3 指数函数和对数函数的逼近 2.10.4 平方根函数的逼近 2.11 快速幅度逼近 练习第3章 FIR数字滤波器 3.1 数字滤波器概述 3.2 FIR理论 3.2.1 具有转置结构的FIR滤波器 3.2.2 FIR滤波器的对称性……第4章 IIR数字滤波器第5章 多级信号处理第6章 傅立叶变换第7章 通信系统第8章 自适应系统第9章 微处理器设计**0章 图像和视频处理
上传时间： 2022-06-11
上传用户：
FPGA正在掀起一场数字信号处理的变革。本书旨在讲解前端数字信号处理算法的高效实现。首先概述了当前的FPGA技术、器件以及用于设计最先进DSP系统的工具。第1章的案例研究是40多个设计示例的基础。随后几章阐述了计算机算法的概念、理论、FIR和IIR滤波器的实现、多抽样率数字信号系统、DFT和FFT算法、未来很可能实现的高级算法以及自适应滤波器等。每一章都包含练习。附录中给出了Verilog源代码和术语。◆ 超过10个使用VHDL和Verilog设计的新的系统级案例研究◆ 新增一章专门介绍图像和视频处理◆ 更新后的Altera Quartus和全新的ModelSim仿真工具◆ Xilinx Atlys板卡和ISIM仿真支持◆ 有符号定点数和浮点数IEEE库示例◆ 概述并行全通IIR滤波器设计◆ CA和PCA系统级设计◆ MP3和ADPCM的语音和音频编码"本版新增了总计150多页内容，包括11个全新的系统设计理念，其中一些有超过100个嵌入式乘法器的需求
上传时间： 2022-06-13
上传用户：
inineon公司的步进马达驱动扩展板采用通用6AH桥IFX9201SG和XMC1300AB步微控制器（MCU）.IFX9201SG设计用于DC马达或其它感性负载，它的输出脉宽调制频率高达20kHz，每个开关在Tj=25℃时的RDSon为100mQ，逻辑输入和3.3V和5.0VTTLUCMOS兼容，具有低待机电流，斩波电流限制，具有门锁行为的短路关断和超温关断，而XMC1300微控制器（MCU）是基于ARM Cortex-M0处理器核的XIMC1000系列MCU，具有实时马达控制和数字功率转换，以及用于LED照明应用的外设.XIMC1300MCU是高性能32位ARM Cortex-MOCPU，单周期32位硬件乘法器，操作系统支持系统计时器（SysTick），具有超低功耗和嵌套向量中断控制器（NVIC），MATH协处理器（MATH），用于三角算法的CORDIC单元和除法单元，片上存储器包括有8KB ROM，，16KB高速SRAM和高达200KB闪存程序和数据存储器，以及USIC，UART，双SPI和四SPI，IC，IS和LIN接口通信外设等.本文介绍了IFX9201+XMC1300主要特性，框图，多种H桥应用电路图以及步进马达驱动扩展板框图和应用框图，电路图和PCB设计图.
上传时间： 2022-07-02
上传用户：kingwide
本设计介绍的是一款最小系统板，附原理图/PCB源文件。方便网友自己DIY制作。MSP430F5438A是16 位超低功耗微控制器，256KB 闪存、16KB RAM、12 位 ADC、4 个 USCI、32 位 HW 乘法器。MSP430F538A最小系统板特点：
上传时间： 2022-07-02
上传用户：1208020161
本资源为2015全国电设E题报告——基于锁相环的简易频谱仪内含原理分析方案对比及原理图，下面是本资源的部分内容：本系统采用MSP430F5529为主控器件，采用锁相环频率合成芯片ADF4110、三阶RC低通滤波器和压控振荡芯片MAX2606实现稳定的本振源，产生本征频率在90MHz～110MHz的恒定正弦信号；采用乘法器AD835实现对输出信号幅度的调整；同样采用AD835实现被测信号与本征信号的混频，经过低通滤波得到混频后的低频量由单片机上的ADC进行采样，能在80MHz～100MHz频段内扫描并显示信号频谱和主信号频率，并且够测量全频段内部分杂散频率的个数。经测试，本系统实现了题目要求的全部功能，且人机交互友好。
上传时间： 2022-07-05
上传用户：
这是AD835的AD15绘制的原理图，希望对大家有帮助。采用双电源供电，电源接了耦合电容。
上传时间： 2022-07-12
上传用户：kingwide
1、启动操作，启动Multisim10以后，出现以下界面，如图1所示。2、Multisim10打开后的界面如图2所示：主要有菜单栏，工具栏，缩放栏，设计栏，仿真栏，工程栏，元件栏，仪器栏，电路图编辑窗口等部分组成。3、选择文件/新建/原理图，即弹出图3所示的主设计窗口。（1）.选中“模拟虚拟元件（ANALOG_VIRTUAC）其“元件”栏中仅有虚拟比较器、三端虚拟运放和五端虚拟运放3个品种可供调用。（2）.选中“运算放大器（OPAMP）。其“元件”栏中包括了国外许多公司提供的多达4243种各种规格运放可供调用。（3）.选中“诺顿运算放大器（OPAMP_NORTON其“元件”栏中有16种规格诺顿运放可供调用。（4）.选中“比较器（COMPARATOR）其“元件”栏中有341种规格比较器可供调用。（5）.选中“宽带运放（WIDEBAND_AMPS其“元件”栏中有144种规格宽带运放可供调用，宽带运放典型值达100MHz主要用于视频放大电路。（6）.选中“特殊功能运放（SPECIAL_FUNCTION）其“元件”栏中有165种规格特殊功能运放可供调用，主要包括测试运放、视频运放、乘法器/除法器、前置放大器和有源滤波器等。
标签： multisim
上传时间： 2022-07-22
上传用户：wangshoupeng199
首先对有源功率因数校正电路进行了详细的分析。基于对有源功率因数校正电路的双级式和单级式结构的特点比较，本文采用了单级式的电路结构。选择Boost电路为有源功率因数校正电路的功率级主电路，给出了Boost电路的组成并分析了它的工作过程。进一步，对相应的有源功率因数校正电路工作模式及控制方法作了比较分析，在此基础上本文确定采用连续导电工作模式和平均电流控制策略，并应用UC3854作为有源功率因数校正电路的控制芯片。对UC3854芯片的工作原理及各引脚功能作了介绍，对相应的控制部分的控制输入、乘法器、电压环和电流环部分进行了详细的分析，给出了各个部分的经典设计方法。对于已经确定了结构、功率级主电路、工作模式、控制策略及UC3854控制芯片的有源功率因数校正电路，分析表明，这种传统的有源功率因数校正电路存在着输出电压纹波大、电压环响应速度慢和输入电流叠加开关纹波的缺陷。为此，基于电路的计算仿真，对有源功率因数校正电路做了系统的优化。
上传时间： 2022-07-25
上传用户：
