本程序是11位带符号位的乘法器，其中最高位为符号位(sign)，中间7位是指数部分(Exponent)，最后3位是尾数(Matissa)。表示数据的范围是-2^-63-----+2^64.该工程文件有完整的程序，以及波形,验证正确。
标签： 程序 乘法器 符号
上传时间： 2013-12-31
上传用户：大三三
软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,
标签： BCD 软件 使用程序 8位
上传时间： 2014-01-05
上传用户：xzt
在查找表中进行比较输出的硬件实现程序部分程序。
标签： 程序 查找表 分 比较
上传时间： 2017-04-20
上传用户：一诺88
一个32位元的浮点数乘法器，可将两IEEE 754格式的值进行相乘
标签： 浮点数 乘法器
上传时间： 2013-12-26
上传用户：yuanyuan123
高速乘法器 高速乘法器 高速乘法器 高速乘法器
标签： 乘法器
上传时间： 2014-02-07
上传用户：wmwai1314
用HDPLD实现的高速并行乘法器，其输入为两个带符号位的4位二进制数
标签： HDPLD 高速并行 乘法器
上传时间： 2017-05-16
上传用户：rocwangdp
布斯乘法器的语言描述功能违反外 暗暗达到
标签： 乘法器 语言
上传时间： 2017-05-22
上传用户：我干你啊
FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。
标签： FPGA Mars VHDL EP
上传时间： 2017-05-25
上传用户：shizhanincc
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
标签： Verilog EP1C6F FPGA Mars
上传时间： 2014-11-10
上传用户：15736969615
用spice描述的8x8改进Booth码加wallance压缩的乘法器，并且进行了优化，时间性能相当高
标签： wallance spice Booth 8x8
上传时间： 2013-12-21
上传用户：lmeeworm
