设备状态监测技术是计算机科学、测试技术、信号分析与数据处理技术等相结合的一种设备运行信息分析处理方法。将嵌入式计算机技术与数据采集技术及数字信号处理技术结合起来,构成一种体积小、便于携带、易于网络化、造价相对较低,集信号采集、处理、存储和显示为一体的设备具有广泛的应用前景。 本文通过对传统工控监测技术方案以及本项目具体功能和指标的分析,提出了ARM+嵌入式Linux架构的技术方案。采用多个嵌入式设备终端作为监测系统数据的采集终端,然后通过GPRS模块连入Internet,通过Internet上的多台主机作为监控中心,各自运行相应的包括网络管理功能的应用程序,实现监测数据自动、可靠的采集、存储、处理、实时显示及实时数据远程传输,进而实现分布式、网络化和自动化的设备监测系统新模式。 本文首先介绍了嵌入式技术的国内外研发现状。给出了嵌入式监测系统总体设计方案。根据系统的功能和要求的技术指标,在综合比较现有各种嵌入式操作系统的基础上,分析了使用嵌入式Linux操作系统构造嵌入式系统的优点和缺陷,选定了嵌入式Linux操作系统作为本次设计的操作系统；选择了samsung公司基于ARM920T内核的处理器S3C2410X作为嵌入式处理器；简单介绍了S3C2410X的工作模式,并设计了系统的硬件和软件结构方案。 这种基于嵌入式终端的工控监测系统主要由控制中心和嵌入式监测终端两大部分组成。本文所主要涉及的就是该系统中的嵌入式监测终端部分,主要进行了嵌入式监测终端的硬件设计,嵌入式操作系统ARM-Linux的移植,建立交叉编译环境,制作根文件系统,软件部分主要是对驱动程序和终端应用程序的设计与实现进行了研究和介绍。重点介绍并了FPGA设备驱动程序的实现以及应用程序中的液晶显示部分与实数EFT算法以及几种数字信号的平均算法的C语言实现,最后,对本论文进行了总结,并指出了后续工作中需要注意的问题。 基于ARM-Linux的工控监测系统的研制对于监测网络化是一个有益的尝试,它的研制成功将会给工厂带来更大的经济效益。
上传时间： 2013-07-20
上传用户：gjzeus
FPGA能够减少电子系统的开发风险和开发成本,缩短上市时间,降低维护升级成本,广泛地应用在电子系统中.随着集成电路向着片上系统(SoC)的发展,需要设计出FPGA IP核用于SoC芯片的设计.该论文的工作围绕FPGA IP核的设计进行,在FPGA结构设计优化和FPGAIP接口方案设计两方面进行了研究.设计改进了适用于数据通路的FPGA新结构——FDP.设计改进了可编程逻辑单元(LC);对可编程连线作为"2层2类"的层次结构进行组织,进行了改进并确定了各种连线的通道宽度;结合对迷宫布线算法的分析以及benchmark电路实验的方法,提出了用于分段式网格连线的开关盒和连接盒新结构,提高连线的面积利用效率.在FPGA IP核的接口方案上,基于边界扫描测试电路提出了FPGA IP核的测试方案;结合扩展边界扫描测试电路得到的编程功和自动下载电路,为FPGA IP核提供了具有两种不同编程方法的编程接口.采用SMIC 0.35um 3层金属CMOS工艺,实现了一个10万系统门规模的FDP结构,并和编程、测试接口一起进行版图设计,试制了FDP100k芯片.FDP100k中包括了32×32个LC,128个可编程IO单元.在FDP100k的芯片测试中,对编程寄存器、各种可编程资源进行测试,并完成电路实现、性能参数测试以及IP核接口的测试,结果表明FPGA IP核的整体功能正确.
标签： FPGAIP
上传时间： 2013-04-24
上传用户：gokk
近年来，伴随着PC及微处理器的迅速发展、软件资源的丰富，嵌入式系统成为研究与应用的热点。嵌入式系统是一种面向具体应用的将底层硬件、实时操作系统和应用软件相结合的专用计算机系统。其广泛应用于控制领域、消费电子产品等行业，己成为现代电子领域的重要研究方向之一。 本文结合课题实际需要与当前的控制器发展趋势，构建和开发基于ARM和μC/OS-Ⅱ实时操作系统的嵌入式通用控制器应用平台.在分析ARM内核处理器的基础上，自主开发以PHILIPS公司LPC2880芯片为核心的嵌入式通用控制器的硬件平台。根据嵌入式控制器的实际应用要求设计了相应的应用模块，主要包括：串口模块、存储器扩展模块、液晶显示和键盘模块等。并完成了各个功能模块的接口函数，创建了应用函数库，为后面的代码应用和移植提供了方便。在对电机驱动控制原理的学习掌握基础上，开发出基于L297/L298芯片的步进电机驱动器及基于LMD18200芯片的伺服电机驱动器。为实现控制器与PC机的通讯，确定了USB2.0通讯接口作为主要通讯方式，详细分析了通用串行总线的软硬件特点，根据LPC2880芯片特点实现嵌入式USB主机模式的通讯方式，并给出了它和主控制器的连线原理图以及USB主机的系统软件框架。 嵌入式实时操作系统是嵌入式系统应用软件开发的支撑平台，通过对现在常用的几种嵌入式操作系统的综合比较，选择μC/OS-Ⅱ作为本系统的RTOS。详细分析了μC/OS-Ⅱ内核工作原理，改进了中断和时钟处理的不足。成功的将μC/OS-Ⅱ系统移植到ARM微处理器中，并通过相应的开发工具，对移植系统进行模拟调试和功能测试。结果表明，设计的嵌入式通用控制器平台基本达到预期目标.
上传时间： 2013-04-24
上传用户：天涯
偏振模色散(PMD)是限制光通信系统向高速率和大容量扩展的主要障碍，尤其是160Gb/s光传输系统中，由PMD引起的脉冲畸变现象更加严重。为了克服PMD带来的危害，国内外已经开始了对PMD补偿的研究。但是目前的补偿系统复杂、成本高且补偿效果不理想，因此采用前向纠错(FEC)和偏振扰偏器配合抑制PMD的方法，可以实现低成本的PMD补偿。 在实验中将扰偏器连入光时分复用系统，通过观察其工作前后的脉冲波形，发现扰偏器的应用改善了系统的性能。随着系统速率的提高，对扰偏器速率的要求也随之提高，目前市场上扰偏器的速率无法满足160Gb/s光传输系统要求。通过对偏振扰偏器原理的分析，决定采用高速控制电路驱动偏振控制器的方法来实现高速扰偏器的设计。扰偏器采用铌酸锂偏振控制器，其响应时间小于100ns，是目前偏振控制器能够达到的最高速率，但是将其用于160Gb/s高速光通信系统扰偏时，这个速率仍然偏低，因此，提出采用多段铌酸锂晶体并行扰偏的方法，弥补铌酸锂偏振控制器速率低的问题。通过对几种处理器的分析和比较，选择DSP+FPGA作为控制端，DSP芯片用于产生随机数据，FPGA芯片具有丰富的I/O引脚，工作频率高，可以实现大量数据的快速并行输出。这样的方案可以充分发挥DSP和FPGA各自的优势。另外对数模转换芯片也要求响应速度快，本论文以FPGA为核心，完成了FPGA与其它芯片的接口电路设计。在QuartusⅡ集成环境中进行FPGA的开发，使用VHDL语言和原理图输入法进行电路设计。 本文设计的偏振扰偏器在高速控制电路的驱动下，可以实现大量的数据处理，采用多段铌酸锂晶体并行工作的方法，可以提高偏振扰偏器的速率。利用本方案制作的扰偏器具有高扰偏速率，适合应用于160Gb/s光通信系统中进行PMD补偿。
上传时间： 2013-04-24
上传用户：suxuan110425
一、实验目的了解Multisim 2001视窗操作界面 掌握从元件工具箱中选取各种不同类型电子元件的方法。对所取的各电子元件进行连线，构成正确的电 &nb
上传时间： 2013-04-24
上传用户：adamszq
Internet现已成为社会重要的信息流通渠道。嵌入式系统能够连接到 Internet上面将信息传送到几乎世界上的任何一个地方。嵌入式设备与Internet的结合代表着嵌入式系统和网络技术的真正未来。随着IPv6的应用，设备都可能获得一个全球唯一的IP地址，通过IP地址和互联网相连成为一个网络设备。因此随着电子技术和Internet技术的发展使的家用电子电器产品步向智能化网络化的智能家居方向。智能家居是集成微电子技术与控制技术当前嵌入式系统典型的代表。 本文将嵌入式技术与电力载波通信协议X-10技术结合起来来实现智能家居控制系统，着重研究智能家居控制系统的核心一基于ARM核的智能家居网关软硬件设计。智能家居网关是一个嵌入式WEB服务器，用户通过登陆智能家居网关进而实现对智能家居网关的远程控制操作，智能家居网关将接收到的用户命令进行“翻译”之后向家庭电力线发送X-10指令，实现对家庭设备的控制。 本文首先分析基于ARM的智能家居控制系统的原理及X-10技术；然后给出具体基于ARM平台的硬件电路设计，本文在以LPC2210为处理器实现智能家居控制系统的设计中，给出详细设计步骤与过程。本系统主要电路包括有电源电路、键盘电路、LCD显示电路、存储电路、网口电路、及X-10电力载波电路等等；其次ARM平台软件实现是本文的一个重点。本文主要分三步来实现：第一步实现了在LPC2200系列处理器上的嵌入式操作系统uC/OS-Ⅱ的移植、第二步实现TCP/IP协议栈LWIP在嵌入式操作系统上的移植、第三步实现WEB服务器的组建以及应用软件设计。最后系统在搭建完软硬件平台之后，进入调试结果环节。系统运行后本人使用本地示波器观看波形，然后通过对波形的解析与X-10指令的对照来验证基于ARM的智能家居控制系统的可行性，进而实现了X-10信息家电与Internet的互连控制。
上传时间： 2013-06-04
上传用户：WS Rye
现场可编程门阵列(FPGA)是一种现场可编程专用集成电路，它将门阵列的通用结构与现场可编程的特性结合于一体，如今，FPGA系列器件已成为最受欢迎的器件之一。随着FPGA器件的广泛应用，它在数字系统中的作用日益变得重要，它所要求的准确性也变得更高。因此，对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。随着FPGA器件的迅速发展，FPGA的密度和复杂程度也越来越高，使大量的故障难以使用传统方法进行测试，所以人们把视线转向了可测性设计(DFT)问题。可测性设计的提出为解决测试问题开辟了新的有效途径，而边界扫描测试方法是其中一个重要的技术。 本文对FPGA的故障模型及其测试技术和边界扫描测试的相关理论与方法进行了详细的探讨，给出了利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型。论文中首先讨论边界扫描测试中的测试优化问题，总结解决两类优化问题的现有算法，分别对它们的优缺点进行了对比，进而提出对两种现有算法的改进思想，并且比较了改进前后优化算法的性能。另外，本文还对FPGA连线资源中基于边界扫描测试技术的自适应完备诊断算法进行了深入研究。在研究过程中，本文基于自适应完备诊断的思想对原有自适应诊断算法的性能进行了分析，并将独立测试集和测试矩阵的概念引入原有自适应诊断算法中，使改进后的优化算法能够简化原算法的实现过程，并实现完备诊断的目标。最后利用测试仿真模型证明了优化算法能够更有效地实现完备诊断的目标，在紧凑性指标与测试复杂性方面比现在算法均有所改进，实现了算法的优化。
上传时间： 2013-06-30
上传用户：不挑食的老鼠
随着集成电路的设计规模越来越大，FPGA为了满足这种设计需求，其规模也越做越大，传统平面结构的FPGA无法满足实际设计需求。首先是硬件设计上的很难控制，其次就是计算机软件面临很大挑战，所有复杂问题全部集中到布局布线(P&R)这一步，而实际软件处理过程中，P&R所占的时间比例是相当大的。为了缓解这种软件和硬件的设计压力，多层次化结构的FPGA得以采用。所谓层次化就是可配置逻辑单元内部包含多个逻辑单元(相对于传统的单一逻辑单元)，并且内部的逻辑单元之间共享连线资源，这种结构有利于减少芯片面积和提高布通率。与此同时，FPGA的EDA设计流程也多了一步，那就是在工艺映射和布局之间增加了基本逻辑单元的装箱步骤，该步骤既可以认为是工艺映射的后处理，也可认为是布局和布线模块的预处理，这一步不仅需要考虑打包，还要考虑布线资源的问题。装箱作为连接软件前端和后端之间的桥梁，该步骤对FPGA的性能影响是相当大的。 本文通过研究和分析影响芯片步通率的各种因素，提出新的FPGA装箱算法，可以同时减少装箱后可配置逻辑单元(CLB)外部的线网数和外部使用的引脚数，从而达到减少布线所需的通道数。该算法和以前的算法相比较，无论从面积，还是通道数方面都有一定的改进。算法的时间复杂度仍然是线性的。与此同时本文还对FPGA的可配置逻辑单元内部连线资源做了分析，如何设计可配置逻辑单元内部的连线资源来达到即减少面积又保证芯片的步通率，同时还可以提高运行速度。 另外，本文还提出将电路分解成为多块，分别下载到各个芯片的解决方案。以解决FPGA由于容量限制，而无法实现某些特定电路原型验证。该算法综合考虑影响多块芯片性能的各个因数，采用较好的目标函数来达到较优结果。
上传时间： 2013-04-24
上传用户：zhaoq123
一般由信源发出的数字基带信号含有丰富的低频分量，甚至直流分量，这些信号往往不宜直接用于传输，易产生码间干扰进而直接影响传输的可靠性，因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式，而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器件，具有较高的集成度，能将编解码电路集成在一片芯片上，而HDB3码(三阶高密度双极性码)具有解码规则简单，无直流，低频成份少，可打破长连0和提取同步方便等优点。基于上述情况，本文提出了基于FPGA的}tDB3编译码设计方案。 该研究的总体设计方案包括用MATLAB进行HDB3编译码算法的验证，基于FPGA的HDB3码编译码设计与仿真，结果分析与比较三大部分。为了保证该设计的可靠性，首先是进行编译码的算法验证；其次通过在FPGA的集成设计环境QuartusⅡ软件中完成HDB3码的编译、综合、仿真等步骤，通过下载电缆下载到特定的FPGA芯片上，用逻辑分析仪进行时序仿真；最后将算法验证结果与仿真结果作一对比，分析该研究的可行性与可靠性。 研究表明，基于FPGA的HDB3编译码设计具有体积小，译码简单，编程灵活，集成度高，可靠等优点。
上传时间： 2013-04-24
上传用户：siguazgb
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点。在近年来得到了迅速的发展。本论文主要讨论和实现了基于FPGA的直接序列扩频信号的解扩解调处理。论文对该直扩通信系统和FPGA设计方法进行了相关研究，最后用Altera公司的最新的FPGA开发平台Quarus Ⅱ5.0实现了相关设计。 整个系统分为两个部分，发送部分和接收部分。发送部分主要有串并转换、差分卷积编码、PN码扩频、QPSK调制、成型滤波等模块。接收部分主要有前端抗干扰、数字下变频、解扩解调等模块。 论文首先介绍了扩频通信系统的特点以及相关技术的国内外发展现状，并介绍了本论文的研究思路和内容。 然后，论文分析了几种常用的窄带干扰抑制、载波同步及PN码同步算法，结合实际需要，设计了一种零中频DSSS解调解扩方案。给出了抗窄带干扰、PN码捕获及跟踪以及载波同步的算法分析，采用了基于数字外差调制的自适应陷波器来进行前端窄带干扰抑制处理，用基于自适应门限技术的滑动相关捕获和分时复用单相关器跟踪来改善PN码同步的性能，用基于硬判决的COSTAS(科斯塔斯)环来减少载波提取的算法复杂度，用改进型CORDIC算法实现NCO来方便的进行扩展。 接着，论文给出了系统总体设计和发送及接受子系统的各个功能模块的实现分析以及在Quartus Ⅱ5.0上的实现细节，给出了仿真结果。 然后论文介绍了整个系统的硬件电路设计和它在真实系统中连机调试所得到的测试结果，结果表明该系统具有性能稳定，灵活性好，生产调试容易，体积小，便于升级等特点并且达到课题各项指标的要求。 最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-07-04
上传用户：yd19890720
