基于FPGA的乐曲发生器电路设计 附含源代码(quartersii环境下运行)
基于FPGA的乐曲发生器电路设计 附含源代码(quartersii环境下运行)...
基于FPGA的乐曲发生器电路设计 附含源代码(quartersii环境下运行)...
在quartus开发环境下,用硬件描述语言来实现不同的逻辑算法...
主要实现FPGA和总线模式下的通信可以实现8051对FPGA的读写操作...
MAXPLUS_环境下的频率计设计及其完善...
基于AU1200的CPLD的wince下的驱动...
Proteus 6.9 SP4下的液晶仿真...
cpld与pc机通信的VHDL代码,用于模拟cs232收发功能...
自己做的FPGA下的频率计模块化设计 附有完整的程序和仿真图纸...
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实...
有限状态机的设计\\r\\n包括仿真文件以及sof文件...